header
×
工业控制 > 工业自动化 > 详情

自变模无线电能传输全数字锁相环

发布时间:2020-11-20 发布时间:
|
编者按:针对无线电能传输频率跟踪设计中传统锁相环电路设计复杂、跟踪速度慢、锁相频带窄和无超前滞后环节,单独模块设计修改繁琐等问题,对自变模全数字锁相环进行改进, 与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时,其环路滤波器采用比例积分结构,使得锁相输出无静差且比例积分参数依据相位差自动进行调节;通过参数设置可调节输出信号的相位。应用modelsim进行仿真,并进行实物验证证实了该设计具有宽范围的锁相能力及快速精确的频率跟踪性能。

作者 温梓慎1 崔玉龙2 范好亮3 1.河北工业大学 电气工程学院(天津 300130) 2.北京化工大学(北京 100029) 3.河北长孚电气设备有限公司 (河北 保定 071051)

*基金项目:河北省科技型中小企业技术创新资金项目(编号:16C1303121010)

温梓慎(1989-),男,硕士生,研究方向:电器可靠性及检测技术;崔玉龙,男,博士生,高级工程师,研究方向:无线电能传输技术,工业电气自动化和电力电子技术应用;范好亮,男,硕士,工程师,研究方向:无线电能传输装置。

摘要:针对无线电能传输频率跟踪设计中传统锁相环电路设计复杂、跟踪速度慢、锁相频带窄和无超前滞后环节,单独模块设计修改繁琐等问题,对自变模全数字锁相环进行改进, 与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时,其环路滤波器采用比例积分结构,使得锁相输出无静差且比例积分参数依据相位差自动进行调节;通过参数设置可调节输出信号的相位。应用modelsim进行仿真,并进行实物验证证实了该设计具有宽范围的锁相能力及快速精确的频率跟踪性能。

引言

无线电能传输技术具有十分广阔的前景,是输电方式革命性的重大变化,将为人们灵活自如、随时随地智能化用电带来巨大方便[1]。磁耦合谐振式无线电能传输系统工作过程中,外界导磁材料的影响、负载的不同、电路器件温度的升高等因素都会引起负载RLC谐振回路参数的改变,进而使高频逆变器的工作频率与负载固有谐振频率不一致,高频逆变器偏离最佳工作点,导致电能的传输效率下降[2]。为了改善这种状况,需要高频逆变器的工作频率能够实时跟踪负载的固有谐振频率,锁相环(PLL)就是实现上述控制的重要器件。然而,现在厂家针对无线电能传输频率跟踪大多采用模拟锁相环,模拟锁相环存在着线路设计复杂、开发周期长、跟踪速度慢、锁相频带窄等诸多缺点。

基于FPGA的数字锁相环具有抗干扰能力强、易于集成等诸多优点,因而成为一种新的发展方向。但由于传统全数字锁相环(All Digital Phase Locked Loop)采用的是固定模分频器与比例结构的环路滤波器,因此,锁相速度慢,锁相范围窄,相位输出存在静差。并且,如果输入频率偏离中心频率时,ADPLL的输出会存在较大稳态误差和明显的抖动。针对上述问题,单长虹等人提出了一种具有自动变模控制的快速全数字锁相环,有效地解决了捕捉速度和抗噪声性能之间的矛盾。庞浩等人提出了一种基于比例积分结构的全数字锁相环来消除静态误差,但上述改进都没有解决ADPLL性能受固定中心频率制约的问题。尤波提出的自变模控制全数字锁相环中心频率可变,比例系数可调,但无积分环节系统存在误差。盛臻提出的快速自适应锁相环一方面根据输入信号的频率以及鉴相误差的大小两个方面进行实时调节,另一方面,当输入信号频率发生较大突变时,通过对滤波器参数的初始置位,来改变环路的中心频率。但中心频率不是实时改变的,锁相速度受到一定限制。

本文提出了一种基于FPGA的新型无线电能传输全数字锁相环,该锁相环采用可变模分频器,使得其中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时,其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小且比例积分系数依据相位差自动进行调节,同时通过参数设置可调节输出信号的相位。基于上述的研究基础,通过modelsim软件仿真以及FPGA的实际硬件验证,证明了该设计方案的合理性和有效性。

1 ADPLL结构与工作原理

可变模ADPLL由鉴相器、环路滤波器、可变模分频器、自适应控制器、超前模块和滞后模块构成。ADPLL结构框图如图1所示,其中U0为输入信号,fout为输出信号,clk为系统时钟。

该ADPLL采用了双D鉴相器。鉴相器对输入和输出信号的相位进行比较,输出超前或滞后信号。环路滤波器模块具有比例积分调节作用,通过系统时钟clk,将鉴相器的输出调制为脉冲序列,比例环节对脉冲序列以参数1/Kp进行分频并计数,并将结果输出到加法器;积分环节同样是对脉冲序列以参数1/KI进行分频并计数,并将结果输出到加法器,但积分环节的结果不清零,从而消除了比例环节带来的稳态误差。为了限制积分环节的输出,积分环节需设置输出限幅。除N计数器对本地固定频率的高速时钟进行分频。其分频系数来自数字环路滤波器的N比特输出相位误差码。从而实现对输入信号相位的控制[3]

自适应控制模块是根据鉴相误差的相对大小来进行工作的,它采用了两级比较的电路结构,如图2所示。采用系统时钟clk将输入信号U0调制成一系列脉冲,计数器计算并输出每个输入周期内系统时钟脉冲数目,近似表示了clk与输入信号频率之间的倍数关系。其中的比较器电路,将移位后的值与经高频时钟clk量化计数的相位误差大小进行比较,并分别输出各自的比较值A1、A2;译码器电路根据A1和A2的值,生成数字环路滤波器的比例积分控制参数K1和K2[4]

在无线电能传输频率跟踪电路中,电流采样,频率跟踪、MOSFET通断等都需要时间,导致谐振电流和谐振电压相位不一致,高频谐振逆变器工作在容性状态,因此需要对逆变器进行谐振补偿,使逆变器工作在谐振状态。传统的补偿电路都是模拟器件,容易产生温漂,该文提出的全数字锁相环可进行相位调节。调节超前模块和滞后模块可以调节输出信号的相位。当输出信号稳定时,输出信号超前或滞后输入信号固定的时钟周期,其RTL级电路如图3所示。



『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
世界半导体设备市场评估和分析
footer