偏斜-EDA365

偏斜

偏斜是指定同时发生的两个信号在到达时间上的差异。偏斜包括驱动器件的输出偏斜和由电路板线路的布线差异引起的电路板延时的差异。由于时钟信号驱动系统中的很多元件，而且由于所有这些元件为了达到同步必须同时接收到时钟信号，时钟信号到达目的地的任何时间差异都将直接影响系统性能。偏斜通过改变时钟边沿的到达来直接影响系统宽裕度。因为同步系统中的元件要求时钟信号同时到达，时钟偏斜减少信息在从一个器件传送到下一个器件所需的周期。
随着系统速度的增加，时钟偏斜在总周期中所占的比例越来越大。当周期是50ns时，设计时基本上无需考虑时钟偏斜。它可以占到周期的20%，而不会产生任何问题。当周期降到15ns或更小时，时钟偏斜需要的设计资源量就会增加。通常情况下，这些高速系统的时序预算中仅有10%可用于时钟偏斜，因此很明显，必须将时钟偏斜减小。