fifo-EDA365

研发资源 > 标签 > fifo

|相关技术

查看更多 >>

FIFO 同步.异步以及Verilog代码实现

发布时间：2020-07-01

FIFO很重要.之前参加的各类电子公司的逻辑设计的笔试几乎都会考到.FIFO是英文First In First Out 的缩写.是一种先进先出的数据缓存器.他与普通存储器的区别是没有外部读写地址线.这样使用起来非常简单.但缺点 ...<全部>

嵌入式开发

|

54

基于DSP和ADS8364的高速数据采集处理系统

发布时间：2020-07-01

随着现代科学技术的发展和计算机技术的普及.高速数据采集系统已应用于越来越多的场合.如通信.雷达.生物医学.机器人.语音和图像处理等领域.本文介绍的数据采集处理系统采用CPLD控制ADS8364完成数据的A/D转换. ...<全部>

DSP系统

|

49

一种基于FPGA的复数浮点协方差矩阵实现

发布时间：2020-06-28

O 引言协方差矩阵的计算是信号处理领域的典型运算.是实现多级嵌套维纳滤波器.空间谱估计.相干源个数估计以及仿射不变量模式识别的关键部分.广泛应用于雷达.声呐.数字图像处理等领域.采用FPGA(Field Progr ...<全部>

DSP系统

|

168

用FIFO实现超声测厚系统A／D与ARM接口设计

发布时间：2020-06-28

在高频超声波数据采集系统中.很多高速A／D转换器往往不能直接与处理器相连接.这时就需要使用FIFO在处理器与A／D转换器之间架一座桥梁.FIFO的先入先出特性可以方便缓存大量的数据块.在基于ARM的超声波测厚系统中 ...<全部>

单片机程序设计

|

18

用FIFO实现A／D与ARM处理器的接口

发布时间：2020-06-28

在高速数据采集系统中.若A／D转换器直接与微处理器MCU相接.则因高速A／D的转换速率较高.迫使MCU不断地读取转换结果.因而就占用了MCU大部分的I／O带宽.降低了MCU的工作效率.在此情况下通常都会加缓存器.这样[ ...<全部>

单片机程序设计

|

18

基于单片机的高速信号测试接口板的实现

发布时间：2020-06-17

在数字电路设计和调试中.对设计单元电路的性能进行实时测试是必不可少的环节.很多情况下.需要通过计算机的比较和分析.来测试设计的电路的性能是否达到要求.这就需要设计一个测试接口板.将计算机产生的测试数据 ...<全部>

技术百科

|

142

ST推出具有运动识别功能可编程的微型多传感器MEMS模块

发布时间：2020-06-17

MEMS供应商意法半导体推出一款拥有可自定义运动识别功能的微型6轴传感器模块.意法半导体最新的iNEMO® 惯性模块有助于空间受限且耗电高的便携消费电子产品提高用户体验和运动识别实境功能.为配戴式传感器在运动.健 ...<全部>

技术百科

|

ST
fifo

27

基于DSP芯片的分级分布式管理系统设计

发布时间：2020-06-17

1 概述1.1 背景数字信号处理器(DSP)一般是用来运行核心数据处理算法的.但在一些特殊的环境中.必须使用DSP来承担管理控制单元的核心片芯.本文给出一套分级分布式图像处理系统.其中的管理计算机的核心芯片是AD公 ...<全部>

技术百科

|

84

高速异步FIFO的设计与实现

发布时间：2020-06-15

引言现代集成电路芯片中.随着设计规模的不断扩大．一个系统中往往含有数个时钟.多时钟带来的一个问题就是.如何设计异步时钟之间的接口电路.异步FIFO(First In First Out)是解决这个问题的一种简便.快 ...<全部>

嵌入式开发

|

168

FPGA可测性设计的[大数据"原理

发布时间：2020-06-13

当下.最火的学问莫过于[大数据".大数据的核心思想就是通过科学统计.实现对于社会.企业.个人的看似无规律可循的行为进行更深入和直观的了解.FPGA的可测性也可以对FPGA内部[小数据"的统计查询.来实现 ...<全部>

嵌入式开发

|

9

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

基于DSP嵌入式系统的数字电视信号传输采集系统

赛普拉斯推出高容量 FIFO 存储器

基于DSP-dMAX的嵌入式FIFO 数据传输系统设计

fifo存储器是什么_fifo存储器有什么特点

基于FIFO的DDC与DSP高速数据传输实现