来自复旦大学微电子学院的消息，该校周鹏团队针对具有重大需求的3－5nm节点晶体管技术，验证了双层沟道厚度分别为0．6 ／1．2nm的围栅多桥沟道晶体管（GAA，Gate All Around），实现了高驱动电流和低泄漏电流的融合统一，为高性能低功耗电子器件的发展提供了新的技术途径。

据悉，相关成果已经在第66届IEDM国际电子器件大会上在线发表。

报道提到，工艺制程提升到5nm节点以下后，传统晶体管微缩提升性能难以为继，需要做重大革新。于是GAA晶体管乘势而起，它可实现更好的栅控能力和漏电控制。

此番周鹏团队设计并制备出超薄围栅双桥沟道晶体管，驱动电流与普通MoS2晶体管相比提升超过400％，室温下可达到理想的亚阈值摆幅（60mV／dec），漏电流降低了两个数量级。

什么是GAA晶体管

据悉，GAA晶体管也被译作“环绕栅极晶体管”，它的出现是为了取代华人教授胡正明团队研制的FinFET（鳍式场效应晶体管）。

为什么要谈“取代”，首先要从FinFET说起。根据知乎作者“浅醉闲眠”一篇科普文章中的介绍，所谓的晶体管，是指一种等效于水龙头作用的电子器件。水龙头可以用来控制水流的大小以及开关，与之类似晶体管的作用是控制电流的大小与开关。这里面另外一个关键词是场效应，指的是这种对电流的控制是通过施加一个电场来实现的，而决定场效应晶体管效率的一个重要因素就是栅极对通道的控制能力。

栅极越小，在同样的电压下能实现的电流也越大。这是决定晶体管性能的一个关键参数。但是5nm之后，鳍式晶体管将会面临许多问题。

比如随着栅线之间的间距缩小，很难再像之前那样在一个单元内填充多个鳍线。而如果只做一个鳍线的话，生产工艺又很难保证不同器件之间性能一致。因为控制多个鳍线的平均尺寸要远比控制单个鳍线的尺寸容易得多。其次也是更为致命的问题是，随着栅线之间的间距进一步减小，鳍式晶体管的静电问题急速加剧并直接制约晶体管性能的进一步提升。这里所说的静电问题是指鳍式晶体管本身的结构带来的一系列寄生电容以及电阻的问题。例如栅极与栅极之间的寄生电容，栅极与通道之间的寄生电容，栅极与金属电极之间的寄生电容，以及源极与漏极之间的寄生电阻等问题。IMEC之前的模拟表明，当栅线之间的间距缩小至40纳米之后，鳍式晶体管的性能将会趋于饱和。因此，在5纳米之后，工业界迫切需要一个新的结构来替代鳍式晶体管结构，这就带来了全环绕栅极晶体管。

全环绕栅极晶体管的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状（可以理解为棍状）或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。在应用了GAA技术后，业内估计基本上可以解决3nm乃至以下尺寸的半导体制造问题。

简单概括就是，随着摩尔定律的演进，传统结构已无法满足先进工艺的需求，GAA晶体管的出现能够让其继续往下延续，进一步芯片工艺的极限。

三星3nm或先用上GAA晶体管，台积电求稳

当前7nm成主流，5nm成熟且可以量产，再下一个节点就是3nm工艺了，这个节点非常重要，因为摩尔定律一直在放缓，FinFET晶体管一度被认为只能延续到5nm节点，3nm要换全新技术方向。所以GAA晶体管技术已经被不少半导体企业所关注。

据悉，三星打算从2022年投产的第一代3nm就引入GAA晶体管，据介绍，基于全新的GAA晶体管结构，三星通过使用纳米片设备制造出了MBCFET（Multi－Bridge－Channel FET，多桥－通道场效应管），该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。此外，MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备，从而加速工艺开发及生产。

具体来说，与现在的7nm工艺相比，3nm工艺可将核心面积减少45％，功耗降低50％，性能提升35％。

由于之前在先进工艺上进度落后了，三星在3nm进行了一场豪赌，是第一个大规模上马GAA技术的，目的就是希望通过激进的手段迅速扭转晶圆代工市场上的地位，GAA成败很关键。

台积电可能没有三星这么激进，在3nm节点也会跟之前的7nm工艺一样采取两步走的方式，第一代3nm工艺还会继续改进FinFET晶体管工艺，在第二代3nm或者2nm节点才会升级到GAA晶体管技术。

这样做一方面是出于技术研发的考虑，台积电在GAA技术上落后三星12到18个月，另一方面则是要在进度上赶超，2021年3月份就准备试产，所以不能急着上GAA工艺，先用FinFET工艺顶上。