异常中断返回的几种情况：

重要基础知识：R15（PC）总是指向“正在取指”的指令，而不是指向“正在执行”

的指令或正在“译码”的指令。一般来说，人们习惯性约定将“正在执行的指令作为参考

点”，称之为当前第一条指令，因此PC总是指向第三条指令。当ARM状态时，每条指令

为4字节长，所以PC始终指向该指令地址加8字节的地址，即：PC值=当前程序执行

位置+8；而ADS中的pc，是为了调试看着方便而修改过的，它指向的是正在执行的指令，即“真正pc-8”！

1.SWI和和未定义指令异常中断的返回:

指令地址

APC-8当前指令为SWI或未定义指令此时发生中断.PC的值还没有更新.

A+4PC-4中断时处理器将PC-4保存到LR。;lr！

A+8PC

返回时,从发生中断的指令A(PC-8)的下一条指令A+4(PC-4)处开始执行,所以直接把LR的值赋给PC就行了,具体指令为MOVPC,LR(PC=A+4=LR)

白话解释：对于SWI和未定义指令异常：发生异常时pc没有更新，根据ARM的三级

流水线原理，pc没有更新，仍然等于(A+8)；lr=pc–4（这时处理器决定的，无法

更改！）即A+4。

由于这类异常返回后应执行下一条指令(A+4)，所以返回时，pc=lr即可。

2.IRQ和FIQ异常中断处理的返回:

指令地址对应于PC

APC-8执行此指令完成后(!)查询IRQ及FIQ,如果有中断请求则产生中

断.

A+4PC-4

A+8PC;lr！

（此时PC的值已经更新,指向A+12.将当前PC-4，即A+8）。

保存到LR.返回时,要接着执行A+4(LR-4)处的指令,所以返回指令为SUBSPC,LR,#4(PC=A+4=LR-4)

白话解释：对于普中断和快中断异常，中断必须在一条指令执行完以后被检测到，如正在

执行指令甲时发生了中断，不等指令甲执行完是不会处理该中断的，发生异常时pc已经

更新(A+12)；lr=pc–4(这时处理器决定的，无法更改！)即A+8返回后，应执行被

中断而没有执行的指令(上面的A+4)，所以返回时，pc=lr-4

3,指令预取中止异常中断处理的返回:

指令地址

APC-8执行本指令时发生中断,

A+4PC-4处理器将A+4(PC-4)保存到LR.;lr！

A+8PC

返回时,发生指令预取中止的指令A(PC-8)处重新执行,所以返回指令为

SUBSPC,LR,#4(PC=A=LR-4)

白话解释：对于预取指令中止异常，发生预取指令异常时，是在执行时发生的异常，pc

未更新，即pc=A+8；lr=pc–4(这时处理器决定的，无法更改！)即A+4。由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc=lr-4

4,数据访问中止异常中断处理的返回:

指令地址

APC-8本指令访问有问题的数据,产生中断时,PC的值已经更新

A+4PC-4中断发生时PC=A+12,处理器将A+8(PC-4)保存到LR.

A+8PC;lr！

返回时,要返回到A处继续执行,所以指令为SUBSPC,LR,#8.(PC=A=LR-8)

白话解释：对于数据访问中止异常，发生数据访问中止异常时，是在执行时访问数据错误

导致的异常，pc已经更新，即pc=A+12

lr=pc–4(这时处理器决定的，无法更改！)即A+8。

由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc=lr-8

小节：

Ø引起PC更新的原因一种是数据中止,还有就是中断了.

Ø中断必须是在一条指令执行完毕后才能被检测到，所以它中断的只是还未执行的那条

指令(pc-8)，所以pc=lr–4；

Ø与中断相同,SWI和未定义指令异常也是返回到下一条指令(pc-4),只是他们在执行

时,PC的值并没有更新，所以pc=lr；

Ø预取指令中止异常，也没有发生pc更新，但它还得重新执行发生异常的那条指令，

所以pc=lr–4；

Ø数据访问中止异常，发生了pc更新，并且它也需要重新执行发生异常的那条指令，

所以pc=lr–8。

的几种情况：

重要基础知识：R15（PC）总是指向“正在取指”的指令，而不是指向“正在执行”的指令或正在“译码”的指令。一般来说，人们习惯性约定将“正在执行的指令作为参考点”，称之为当前第一条指令，因此PC总是指向第三条指令。当ARM状态时，每条指令为4字节长，所以PC始终指向该指令地址加8字节的地址，即：PC值=当前程序执行位置+8；而ADS中的pc，是为了调试看着方便而修改过的，它指向的是正在执行的指令，即“真正pc-8”！

1.SWI和和未定义指令异常中断的返回:

指令地址

APC-8当前指令为SWI或未定义指令此时发生中断.PC的值还没有更新.

A+4PC-4中断时处理器将PC-4保存到LR。;lr！

A+8PC

返回时,从发生中断的指令A(PC-8)的下一条指令A+4(PC-4)处开始执行,所以直接把LR的值赋给PC就行了,具体指令为MOVPC,LR(PC=A+4=LR)

白话解释：对于SWI和未定义指令异常：发生异常时pc没有更新，根据ARM的三级流水线原理，pc没有更新，仍然等于(A+8)；lr=pc–4（这时处理器决定的，无法更改！）即A+4。

由于这类异常返回后应执行下一条指令(A+4)，所以返回时，pc=lr即可。

2.IRQ和FIQ异常中断处理的返回:

指令地址对应于PC

APC-8执行此指令完成后(!)查询IRQ及FIQ,如果有中断请求则产生中

断.

A+4PC-4

A+8PC;lr！

（此时PC的值已经更新,指向A+12.将当前PC-4，即A+8）。

保存到LR.返回时,要接着执行A+4(LR-4)处的指令,所以返回指令为SUBSPC,LR,#4(PC=A+4=LR-4)

白话解释：对于普中断和快中断异常，中断必须在一条指令执行完以后被检测到，如正在执行指令甲时发生了中断，不等指令甲执行完是不会处理该中断的，发生异常时pc已经更新(A+12)；lr=pc–4(这时处理器决定的，无法更改！)即A+8返回后，应执行被中断而没有执行的指令(上面的A+4)，所以返回时，pc=lr-4

3,指令预取中止异常中断处理的返回:

指令地址

APC-8执行本指令时发生中断,

A+4PC-4处理器将A+4(PC-4)保存到LR.;lr！

A+8PC

返回时,发生指令预取中止的指令A(PC-8)处重新执行,所以返回指令为

SUBSPC,LR,#4(PC=A=LR-4)

白话解释：对于预取指令中止异常，发生预取指令异常时，是在执行时发生的异常，pc未更新，即pc=A+8；lr=pc–4(这时处理器决定的，无法更改！)即A+4。由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc=lr-4

4,数据访问中止异常中断处理的返回:

指令地址

APC-8本指令访问有问题的数据,产生中断时,PC的值已经更新

A+4PC-4中断发生时PC=A+12,处理器将A+8(PC-4)保存到LR.

A+8PC;lr！

返回时,要返回到A处继续执行,所以指令为SUBSPC,LR,#8.(PC=A=LR-8)

白话解释：对于数据访问中止异常，发生数据访问中止异常时，是在执行时访问数据错误导致的异常，pc已经更新，即pc=A+12lr=pc–4(这时处理器决定的，无法更改！)即A+8。

由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc=lr-8

小节：

Ø引起PC更新的原因一种是数据中止,还有就是中断了.

Ø中断必须是在一条指令执行完毕后才能被检测到，所以它中断的只是还未执行的那条

指令(pc-8)，所以pc=lr–4；

Ø与中断相同,SWI和未定义指令异常也是返回到下一条指令(pc-4),只是他们在执行

时,PC的值并没有更新，所以pc=lr；

Ø预取指令中止异常，也没有发生pc更新，但它还得重新执行发生异常的那条指令，

所以pc=lr–4；

Ø数据访问中止异常，发生了pc更新，并且它也需要重新执行发生异常的那条指令，

所以pc=lr–8。