关于ARM时钟体系的寄存器配置-EDA365

单片机 > 单片机程序设计 > 详情

关于ARM时钟体系的寄存器配置

发布时间：

一：时钟来源体系

时钟配置决定了一个芯片的时钟来源，CPU的工作频率，内存控制器的时钟频率等等，从结果来看，寄存器控制出了三个时钟路线，FCLK、HCLK和PCLK；FCLK——供给CPU使用，HCLK—— AHB总线供给内存控制器，中断控制器等使用；PCLK—— APB 总线供给uart，I2C等使用；三个时钟的频率依次由高到底；三个时钟频率的比例可分为如下：

由图可看出，时钟频率的比例由HDIVN与PDIVN寄存器控制，这两个寄存器属于CLKDIVN 中的；那么FCLK的来源又是哪呢?

由时钟产生模块图表可以看出CLKCNTL寄存器的控制来源于MPLL,所以FCLK的时钟来源于MPLL，那么MPLL是由谁控制的呢？

可以看出锁相环通过倍频产生MPLL，而PMS是分别在MPLLCON寄存器的相应的位上。下面的图是手册推荐设置的值：

二：时钟逻辑

虽然看似只要配置两个寄存器就可以把ARM时钟配置完全了，但是实际上当然没有想象的那么简单。你想想CPU在工作的时候每时每刻都需要正常的频率值，当你在程序中把对应的寄存器配置好，程序载入这些配置的时候，CPU已经工作在某种一上电的默认值上了。所以这时候CPU要在默认的频率的工作状态下读取相应的寄存器切换到新的频率中，那这时候该怎么切换：要切换多长时间，切换的顺序是怎样的；

幸运的是内部切换的复杂逻辑不需要我们控制，我们只需要在PMS设置后将PLL Lock-time时间设置好就行了，因为在这段时间内PLL的工作是不稳定的，要等这么一段时间PLL输出的频率稳定后，CPU就会工作在新的FCLK中。需要注意的是，在这段时间里PLL一直处于锁定状态。

所以在编写程序的时候：

1：设置锁定时间

2：设置分频器CLKDIVN寄存器

3：设置MPLLCON寄存器PMS

注：因为若HDIVN != 0 要使CPU工作在异步模式；所以4：还要设置CPU的工作模式。

PS：在编程过程中发现当我不是最后设置PMS寄存器的时候总是失败，初步推断是设置PMS寄存器以后处于锁相状态，在往里设置CLKDIVN的值时会无效。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』