管脚 | 类型 | 描述 |
CAP0.2.0 CAP1.3.0 |
Input | 捕获信号——捕获管脚的变化可以配置,捕获寄存器中定时计数值加一,同时可以用选择的产生中断。以下是捕获信号的列表: ? CAP0.0: P0.2 ? CAP0.1: P0.4 ? CAP0.2: P0.6 ? CAP1.0: P0.10 ? CAP1.1: P0.11 ? CAP1.2: P0.17 ? CAP1.3: P0.18 |
MAT0.2.0 MAT1.3.0 |
Output | 外部匹配输出0/1——当一个匹配寄存器0/1等于定时计数值,这个输出可能触发,变高,变低,或者不变。外部匹配寄存器(EMR)和PWM控制寄存器(PWMCON)控制这个输出的功能。以下是捕获信号的列表: ? MAT0.0: P0.3 ? MAT0.1: P0.5 ? MAT0.2: P0.16 ? MAT1.0: P0.12 ? MAT1.1: P0.13 ? MAT1.2: P0.19 ? MAT1.3: P0.20 |
位 | 信号 | 描述 | 复位值 |
0 | MR0 interrupt | 匹配通道0中断标志 | 0 |
1 | MR1 interrupt | 匹配通道1中断标志 | 0 |
2 | MR2 interrupt | 匹配通道2中断标志 | 0 |
3 | MR3 interrupt | 匹配通道3中断标志 | 0 |
4 | CR0 interrupt | 捕获通道0事件中断标志 | 0 |
5 | CR1 interrupt | 捕获通道1事件中断标志 | 0 |
6 | CR2 interrupt | 捕获通道2事件中断标志 | 0 |
7 | CR3 interrupt | 捕获通道3事件中断标志 | 0 |
位 | 信号 | 描述 | 复位值 |
0 | Counter Enable | 为1时,定时计数器和分频计数器使能工作。为0时计数器关闭。 | 0 |
1 | Counter Reset | 为1时,定时计数器和分频计数器在下一个PCLK的上升沿同步复位。计数器复位保持到该位返回0值。 | 0 |
7:2 | 保留 | NA |
位 | 信号 | 描述 | 复位值 |
0 | MR0I | 写1时,当MR0与TC匹配将产生中断;写0关闭此功能。 | 0 |
1 | MR0R | 写1时,当MR0与TC匹配将会复位;写0关闭此功能。 | 0 |
2 | MR0S | 写1时,当MR0与TC匹配将使PC和TC计数停止并且TCR[0]拉低(0);写0关闭此功能。 | 0 |
3 | MR1I | 写1时,当MR1与TC匹配将产生中断;写0关闭此功能。 | 0 |
4 | MR1R | 写1时,当MR1与TC匹配将会复位;写0关闭此功能。 | 0 |
5 | MR1S | 写1时,当MR1与TC匹配将使PC和TC计数停止并且TCR[0]拉低(0);写0关闭此功能。 | 0 |
6 | MR2I | 写1时,当MR2与TC匹配将产生中断;写0关闭此功能。 | 0 |
7 | MR2R | 写1时,当MR2与TC匹配将会复位;写0关闭此功能。 | 0 |
8 | MR2S | 写1时,当MR2与TC匹配将使PC和TC计数停止并且TCR[0]拉低(0);写0关闭此功能。 | 0 |
9 | MR3I | 写1时,当MR3与TC匹配将产生中断;写0关闭此功能。 | 0 |
10 | MR3R | 写1时,当MR3与TC匹配将会复位;写0关闭此功能。 | 0 |
11 | MR3S | 写1时,当MR3与TC匹配将使PC和TC计数停止并且TCR[0]拉低(0);写0关闭此功能。 | 0 |
15:12 | 保留 |
位 | 信号 | 描述 | 复位值 |
0 | CAP0RE | 写1时,捕获CAPn.0的上升沿,当上升沿到来时将导致CR0加载TC值。 | 0 |
1 | CAP0FE | 写1时,捕获CAPn.0的下降沿,当下降沿到来时将导致CR0加载TC值。 | 0 |
2 | CAP0I | 写1时,CAPn.0事件中断,CAPn.0事件将产生中断。 | 0 |
3 | CAP1RE | 写1时,捕获CAPn.1的上升沿,当上升沿到来时将导致CR1加载TC值。 | 0 |
4 | CAP1FE | 写1时,捕获CAPn.1的下降沿,当下降沿到来时将导致CR1加载TC值。 | 0 |
5 | CAP1I | 写1时,CAPn.1事件中断,CAPn.1事件将产生中断。 | 0 |
6 | CAP2RE | 写1时,捕获CAPn.2的上升沿,当上升沿到来时将导致CR2加载TC值。 | 0 |
7 | CAP2FE | 写1时,捕获CAPn.2的下降沿,当下降沿到来时将导致CR2加载TC值。 | 0 |
8 | CAP2I | 写1时,CAPn.2事件中断,CAPn.2事件将产生中断。 | 0 |
9 | CAP3RE | 写1时,捕获CAPn.3的上升沿,当上升沿到来时将导致CR3加载TC值。 | 0 |
10 | CAP3FE | 写1时,捕获CAPn.3的下降沿,当下降沿到来时将导致CR3加载TC值。 | 0 |
11 | CAP3I | 写1时,CAPn.3事件中断,CAPn.3事件将产生中断。 | 0 |
15:12 | 保留 | NA |
位 | 信号 | 描述 | 复位值 |
0 | EM0 | 外部匹配0。该位反映了输出MAT0.0/MAT1.0的状态。当TC和MR0匹配时,该定时器输出可以为高、为低、或者不变。EMR[5:4]控制输出功能。 | 0 |
1 | EM1 | 外部匹配1。该位反映了输出MAT0.1/MAT1.1的状态。当TC和MR1匹配时,该定时器输出可以为高、为低、或者不变。EMR[7:6]控制输出功能。 | 0 |
2 | EM2 | 外部匹配2。该位反映了输出MAT0.2/MAT1.2的状态。当TC和MR2匹配时,该定时器输出可以为高、为低、或者不变。EMR[9:8]控制输出功能。 | 0 |
3 | EM3 | 外部匹配3。该位反映了输出MAT0.3/MAT1.3的状态。当TC和MR3匹配时,该定时器输出可以为高、为低、或者不变。EMR[11:10]控制输出功能。 | 0 |
5:4 | EMC0 | 外部匹配控制0 | 00 |
7:6 | EMC1 | 外部匹配控制1 | 00 |
9:8 | EMC2 | 外部匹配控制2 | 00 |
11:10 | EMC3 | 外部匹配控制3 | 00 |
15:12 | 保留 | NA |
位 | 信号 | 描述 | 复位值 |
1:0 | Counter/Timer mode | 00——定时器模式,每个PCLK的上升沿到来后PC值加1,或者复位PC同时TC加1; 01——计数器模式,由bit3:2选择的CAP的上升沿到来后TC值加1; 10——计数器模式,由bit3:2选择的CAP的下降沿到来后TC值加1; 11——计数器模式,由bit3:2选择的CAP的沿变化后TC值加1; |
00 |
3:2 | Count input select | 00——CAP1.0 for Timer1 01——CAP1.1 for Timer1 10——CAP1.2 for Timer1 11——CAP1.3 for Timer1 |
00 |
7:4 | 保留 | NA |
位 | 信号 | 描述 | 复位值 |
0 | PWM enable | 1——MATn.0的PWM模式使能 0——MATn.0由EM0控制 |
0 |
1 | PWM enable | 1——MATn.1的PWM模式使能 0——MATn.1由EM0控制 |
0 |
2 | PWM enable | 1——MATn.2的PWM模式使能 0——MATn.2由EM0控制 |
0 |
3 | PWM enable | 1——MATn.3的PWM模式使能 0——MATn.3由EM0控制 |
0 |
32:4 | 保留 | NA |
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』