×
很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要很好地进行硬件设计，还必须了解芯片的引脚特性，以确定其是否符合我们的选型要求，这些要求包括GTX引脚数目、select IO引脚数目、select IO引脚的资源配置情况、PS IO的数目及类型等。
1. Zynq7000系列引脚分类
Zynq7000系列引脚的分类是确定的，而各类引脚的数目则因芯片封装的不同而不同，（为了便于理解，本文所列引脚数目皆以XQ7Z045 FFG900封装为例，文章其他部分不再做出说明）其主要类型如下：
Configuration Pins In Bank 0
1.2. Power/Ground Pins
1.3. PS IO Pins
1.4. XADC Pins
1.5. Multi-gigabit Serial Transceiver Pins （GTXE2 and GTPE2）
1.6. Select IO
XC7Z045 FFG900芯片里Select IO的差分情况如下所示：
HR：High Range，其电压范围1.2và3.3V 延时资源只有IDELAY2；HP：High performance，其电压1.8V，延时资源既有IDELAY2也有ODELAY2；
需要注意的是，很多Select IO是多功能引脚（Multi-function），它们既可以当做普通IO来用，又可以当做特殊引脚如时钟引脚来用，特殊功能说明如下：
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
基于 FPGA 硬件设计 DDS 的跳频信号产生系统
APP下载
登录
