基于CPLD的线阵CCD驱动电路设计-EDA365

研发技术 > 接口总线驱动 > 详情

基于CPLD的线阵CCD驱动电路设计

发布时间：

　　1 总体方案设计

　　线阵CCD 一般不能直接在测量装置中使用，因此CCD 驱动信号的产生及输出信号的处理是设计高精度、高可靠性和高性价比线阵CCD 驱动模块的关键。

　　传统驱动CCD 的设计方法使CCD 的工作频率较慢，信号输出噪声增大，不利于提高信噪比，不能应用于要求快速测量的场合。而用可编程逻辑器件CPLD 进行驱动，则可提高脉冲信号相位关系的精度，以及提供给CCD 驱动脉冲信号的频率，而且调试容易、灵活性高。目前，在工业技术中，多采用基于CPLD 的驱动电路实现线阵CCD 的驱动。系统框图如图1 所示。

图1 基于CPLD 的线阵CCD 的驱动电路

　　2 硬件设计

　　2. 1 CPLD 的硬件电路的设计

　　以CPLD（ Complex Programmable Logic Device）器件为核心，设计线阵CCD 的驱动电路。然后在其基础上扩展，选择其他元器件，设计出与其相配套的电路部分，经调试后组成硬件系统。

　　CPLD 的电路由5 部分组成，有源晶振向EPM240T100C5N 的U1A 的IO/GCLK0 口输入时钟脉冲CLK0，提供了CPLD 工作的时钟脉冲，因为时序逻辑的需要。U1C 从JTAG 端口中下载程序，U1B 的52、54、56、58 口输出脉冲信号。U1D 管脚接3. 3 V 电压，U1E 管脚接地。电路原理如图2 所示。

图2 CPLD 的电路原理图

　　2. 2 DC /DC 模块的设计

　　为得到CPLD 所需的电压，外接电源需要经过DC /DC 模块进行转换。为进一步减少输出纹波，可在输入输出端连接一个LC 滤波网络，电路原理如图3所示。

图3 DC/DC 模块的电路原理图设计

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』