DSP技术目前已经成为了在处理器设计研发领域中，最重要的新型技术之一。其本身具有多种优势，运行速度快，稳定性好，因此DSP芯片在通信通讯以及自动化控制等方面的应用频率非常高。今天我们将会就DSP技术在EMIF接口中的控制应用，展开简要分析。在本系统中，我们所采用的是TMS320C6722浮点型DSP芯片。

在展开本文的案例分析之前，我们首先需要为第一次接触EMIF接口的同学和技术人员，科普一下什么是EMIF接口。EMIF其实是TMS320系列DSP上具有的一种高速接口，其设计初衷是实现DSP与不同类型的外部扩展存储器之间的高速连接。

在目前的一些数控应用和设计中，工程师们为了能够更加充分的应用DSP技术的运算能力，扩展其引脚资源，常常会用EMIF接口连接FPGA，再通过FPGA与多种外部设备相连。这样FPGA成为了一个中转站，各种数字芯片的数据都可以通过FPGA传输至DSP。对于更加复杂的系统，当一块FPGA芯片的引脚资源都被用尽时，可以在DSP的EMIF接口上连接多块FPGA芯片，再将功能各异的芯片连接至FPGA。这样，DSP芯片仅通过EMIF接口就能实现对复杂系统的控制。

图1 系统架构示意图

图1是本方案所使用的系统架构示意图，在上图中我们可以看到，DSP芯片通过EMIF接口连接了2片FPGA，其中EP2C8F256I8主要负责DSP核心处理所需数据的交换，连接了FLASH芯片、SDRAM芯片和A/D芯片。另一块FPGA芯片EP2C8F144I8负责与外部通信，连接了USB接口芯片，I2C通信芯片和CAN总线通信芯片。

在该系统中，我们所用到的TMS320C6722型DSP芯片的EMIF接口，其设计初衷是与外部扩展存储器连接，EMIF接口有两种工作方式，也就是平时经常用到的SDRAM工作模式与异步工作模式。SDRAM工作模式是专为SDRAM设计的同步工作模式，EMIF接口能自动给SDRAM进行刷新。异步工作模式是与SRAM、FLASH等异步器件工作时采用的模式。

图2 DSP与一片FPGA的接口连接图

图2所展示的是DSP芯片与一片FPGA的接口连接图，在平时的实际应用操作中，当使用DSP与多片FPGA连接时，EMIF接口可以按上图图的方式复用，TMS320C6722型DSP的EMIF接口有14根地址线，与不同FPGA进行通信时，要使用不同的地址。在完成了接口连接后，当DSP发出对FPGA的读申请时，就会进行异步读操作。当读操作不能在外部器件的一个访问周期内完成时，EMIF就会进行多个周期的操作，直到完成整个申请。

图3 EMIF接口读操作时序图

在EMIF接口与DSP芯片连接完成后，一个EMIF的读操作过程将会分为建立时间、触发时间和保持时间三部分。这里我们还是以上文中所提及的TMS320C6722型DSP为例来进行说明。在建立时间开始时，EM_CS[2]片选信号拉低，同时地址线EM_A与EM_BA给出所读取数据的地址。触发时间开始时，EM_OE信号拉低，同时FPGA在EM_D信号线上传输数据，DSP将在触发时间的最后一个时钟处对数据采样。保持时间中EM_OE信号将拉高，并在保持时间结束后，EM_CS[2]信号拉高。在整个周期中EM_WE_DQM、EM_WE、EM_RW信号始终为高电平。

当上述操作完成后，DSP芯片将会发出对FPGA的写申请，此时EMIF就会进行异步写操作。当写操作不能在外部器件的一个访问周期内完成时，EMIF就会进行多个周期的操作，直到完成整个申请。

图4 EMIF接口写操作时序图

在了解了读操作的操作和运行模式后，接下来我们再来看一下这种EMIF接口的写操作运行情况。EMIF写操作分为建立时间、触发时间和保持时间三部分。在建立时间开始时，EM_CS[2]片选信号拉低，EM_RW信号拉低，同时地址线EM_A与EM_BA给出所读取数据的地址，数据线EM_D给出需要写入FPGA的数据。触发时间开始时，EM_WE信号拉低，EM_WE_DMQ信号给出字节使能信号。保持时间开始时EM_WE_DMQ信号与EM_WE信号拉高，并在保持时间结束后，EM_CS[2]信号与EM_RW信号拉高。在整个写操作周期中EM_OE信号始终为高电平。

在实际的运行中，DSP技术芯片通过配置EMIF接口的寄存器来实现上述时序，FPGA可采用IP核来实现EMIF协议，不同的FPGA芯片要采用不同的地址。