×
理想情况下，最好是在硅片上设计足够的片上电容，这样就可以为输出缓冲提供足够的电源，但这往往是不可能实现的。在片上的电容不够时，就有必要利用外部的去耦电容来补偿。通过下面的步骤，可以来近似计算为了消除信号完整性问题所需要的最小片上电容的值。 1)根据局部电源供给的波动，确定使用的逻辑器件的最大噪声容限，电源的下降只是产生噪声的一个方面，所以允许的噪声容限值要适当减小，用△y来表示。 2)确定流经去耦电容的最大回路电流，用△y表示。 3)这样，△y∥△l，的比值就是片上电容的去耦路径所能允许的最大阻抗。 4)估计片上电容需要通过的开关电流的频率，这个频率有多种估算方法，这里选择最慢的边沿时间是很重要的，因为电容是通高频的。如果在计算中使用最快的边沿时间，那么对于慢的边沿信号就会产生一些信号完整性问题，因为信号的低频分量将不能通过电容。
如果每个I70单元的片上电容小于计算得出的最小值Cmin．那么就需要板级或者底面( land- side)电容进行补偿。正如前面所讨论的，这时主要问题就是芯片与去耦电容之间的串联电感。这个电感应该尽可能小，这样就不会对瞬间电流有什么限制，但是，实际情况几乎不可能给系统的每个I/O都提供一个板级去耦电容，每个电容则必须为几个输出缓冲器提供去耦作用，此外，电容的感性路径也是共享的。所以，为了确定最近的板级去耦电容的要求，就必须要综合考虑感性的去耦路径和去耦电容的值，电感应该足够小，而电容则应该足够大。
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
Keil5(MDK5)在调试(debug)过程中遇到的问题
APP下载
登录
