我们对组合逻辑电路的分析分以下几个步骤：

（1）：有给定的逻辑电路图，写出输出端的逻辑表达式；

（2）：列出真值表；

（3）：通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进；

例1：已知右面的逻辑电路图，试分析其功能。

第一步：写逻辑表达式。我们由前级到后级写出各门逻辑表达式。p=a+p=b+p=as+w=ab+b

半加器和全加器 在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。由于二进制运算可以用逻辑运算来表示，因此我们可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加（第一章我们已经介绍了）所以加法器也分为全加器和半加器。

（1）半加器设计半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。设加数（输入端）为a、b ；和为s ；向高位的进位为ci+1。它的真值表为：如右图所示

函数的逻辑表达式为： s=b ； ci+1=ab 逻辑电路图（用异或门和与门构成）为：如右图(2)所示（2）全加器的设计（它的逻辑符号为图(3)所示）由于全加器考虑低位向高位的进位，所以它有三个输入端和两个输出端。

设输入变量为（加数）a、b、 ci-1，输出变量为 s、 ci+1它的真值表为：如图(4)所示函数的逻辑表达式为：s=abbci-1+abci-1=abci-1ci+1=aabci-1+abb）ci-1+ab

（3）全加器的应用因为加法器是数字系统中最基本的逻辑器件，所以它的应用很广。它可用于二进制的减法运算、乘法运算，bcd码的加、减法，码组变换，数码比较等。例 1：用全加器构成二进制减法器。以四位二进制为例。（减法可转换为加补运算）设两组四位二进制分别为x3x2x1x0和y3y2y1y0,把y3y2y1y0先进行求补然后再进行加法运算。因为求补是逐位求反后再加“1”所以它的逻辑电路图为如图(6)所示:

例 2：采用四位全加器完成8421bcd码转换为余3代码。 由于8421bcd码加0011即为余3代码，因此转换电路就是加法电路。设8421bcd码四位又高位到低位为m3、m2、m1、m0，余3代码的四位由高到低为c3、c2、c1、c0 。它的逻辑电路图为如图(7)所示:

二：编码器和译码器指定二进制代码代表特定的信号的过程就叫编码。把某一组二进制代码的特定含义译出的过程叫译码。 （1）编码器 因为n位二进制数码有2n种状态，所以它可代表2n组信息。我们在编码过程中一般是采用编码矩阵和编码表，编码矩阵就是在卡诺图上指定每一方格代表某一自然数，把这些自然数填入相应的方格。

例 1：把0、1、2、...、9编为5421bcd码.先来确定编码表如图(1)所示和编码矩阵如图(2)所示: 由编码表确定各输出端的逻辑表达式是：a=5+6+7+8+9b=4+9c=2+3+7+8d=1+3+6+8根据这些表达式可用或门组成逻辑电路如图(3)所示:

（2）：译码器 编码的逆过程就是译码。 译码就是把代码译为一定的输出信号，以表示它的原意。实现译码的电路就是译码器。译码器可分为二进制译码器、十进制译码器、集成译码器和数字显示译码驱动电路。其中二进制译码器是一种最简单的变量译码器,它的输出端全是最小项。

例 2：设计一译码电路把8421bcd码的0、1、2、...、9译出来.四位二进制有十六种状态，而实际只需要十种，因此其余项作无关项考虑.其编码矩阵为如图(4)所示.我们通过编码矩阵可得如下译码关系：如图(5)所示.所以它的逻辑电路图为（用与门和与非门实现）如图(6)所示:

集成译码器的工作原理与其它译码器一样，但它有它的特点.它的特点为：输入采用缓冲级;(减轻信号负载)输出为反码;低电平有效(减轻输出功率)增加了使能端.(便于扩展功能)目前常用的典型的集成译码器是三------八译码器。

三：数据选择器和多路分配器

（1）数据选择器 它就是从多个输入端中选择一路输出，它相当于一个多路开关它的逻辑符号如图(1)所示:其中d0d1、、、dn是数据输入端;a0a1、、、an为地址变量（有n个地址变量就有2n个输入端）.常用的有二选一，四选一，八选一和十六选一，若需更多则由上述扩展。

例 3：如图(2)所示的四选一数据选择器，试写出它的输出逻辑表达式和功能表它的逻辑输出表达式为 f=（a0a1d1+a0a1d2+a0a1d3）e它的功能表为：如下表所示从表上我们可以看出当使能端e为“1”时输出为“0”即禁止，只有当使能端为“0”时选择器才有效。

例 4：把四选一扩展为八选一。八选一要有八个输入变量，因此需要三个地址变量(我们把其中一个a0作为使能段)；四选一只能有四个输入变量，所以我们需要两个四选一和一个非门.非门的作用是改变使能端的电平，减少使能端.先列出它的功能表如下表所示:逻辑电路图如图(3)所示: