嵌入式 > 技术百科 > 详情

知识产权IP集成技术挑战及解决方案

发布时间:2020-06-16 发布时间:
|

      设计团队在开始其项目的架构设计之前,了解准备采用的IP的功能和局限是很重要的。这可能需要他们验证该IP来了解其局限性。选购软IP也具有同样的重要性,因为设计工程师能够选择改编该IP来满足其项目规范。Cadence公司IP与EDA联盟部资深总监Michael Horne表示:“很重要的两点是:设计师了解该IP的功能和它将被集成进去的整个设计、设计师可以随时联络到精通该IP的内行技术支持工程师。”

      随着当今的SiP或SoC需要集成模拟、数字和射频等不同类型的内核,设计的复杂度和技术挑战也越来越大。“如何把越来越多的不兼容构造块集成在一起,已成为今天高复杂度SiP或SoC设计时遇到的最大技术挑战,”Tensilica总裁Chris Rowen指出:“构造一个今天的SoC经常需要MCU、CPU、DSP和复杂的自行设计的加速引擎。如果每一个IP都采用各自的编程、建模、调试工具和接口标准,那么硬件和软件的集成将需要很长的时间,而且充满混乱和风险。围绕一到两种普遍使用的处理器系列进行的标准化使得我们可以快速开发出许多不同类型的处理功能。”

      总的来讲,下述主要EDA工具或平台可帮助解决以上技术挑战:1)集成了逻辑综合、时序和功率导向型布局布线的物理综合工具;2)覆盖MCU、CPU、DSP和加速器功能的统一可配置处理器系列;3)标准化的外设总线;4)多处理器系统仿真和调试环境。

      最典型的例子是Cadence的Incisive验证平台和Encounter平台。Encounter平台是一个综合的RTL-to-GDSII设计环境。它提供了一个完整的设计流程,从RTL综合和测试设计、物理原型和分割、一直到最后的时序和制造收敛。Encounter平台有助于你提高生产率、管理复杂设计和加快上市时间。

      MIPS 科技(上海)有限公司总经理何英伟认为,在目前的纳米级时代,随着泄漏功率、寄生元件和信号完整性逐渐变成开发一个鲁棒设计的主要考虑因素,下一轮IP集成技术挑战将主要来自未来工艺及其技术。

      一般来说,在设计时很多事情都可能出错,这将导致IC工作不正常并且可能需要很长的调试时间。“一次设计成功永远是我们的目标,但不能想当然地认为一定会这样。”何英伟表示,“就SiP或SoC设计而言,建立一个鲁棒的设计和验证方法学、选择已经过实际硅验证的合适IP内核和支持、建设一支训练有素的和经验丰富的工程团队,是目前中国IC设计公司在其设计中集成IP内核时面对的主要挑战。”

      最后,何英伟指出,IP保护在中国仍然是一个受到广泛关注的问题。更多的教育和对知识产权价值的尊重需要得到鼓励,它应该是中国IC产业不断扩大的努力方向之一。




『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
用于MAX7456随屏显示器SPI