GAL

GAL（Generic Array Logic, GAL，通用数组逻辑）以 PAL（可编程数组逻辑，PLD 的一种）为基础，此是由莱迪思半导体公司所发明，GAL 的特性与 PAL 相同，不过 PAL 的电路配置、配置只能进行一次的程序刻录，不能再有第二次，而 GAL 则可反复对电路配置、配置进行刻录、清除、再刻录、再清除。

这种可重复刻录的特性，让 GAL 在研发过程时的试制阶段(prototyping stage)特别好用，一旦在逻辑电路的设计上发现有任何程序错误，若是用 GAL 就能以重新刻录的方式来修正错误。

此外，GAL 也可以用 PAL 的刻录器来进行刻录及再刻录。

还有 PEEL（Programmable Electrically Erasable Logic），与 GAL 类似，PEEL 由 International CMOS Technology 公司提出。

CPLD

PAL、GAL 仅适合用在约数百个逻辑门所构成的小型电路，若要实现更大的电路，则适合用 CPLD（Complex PLD，复杂型 PLD），一颗 CPLD 内等于包含了数颗的 PAL，各 PAL（逻辑区块）间的互接连线也可以进行程序性的规划、刻录，运用这种多合一（All-In-One）的集成作法，使一颗 CPLD 就能实现数千个，甚至数十万个逻辑门才能构成的电路。

有些 CPLD 可以用 PAL 的刻录器来进行刻录，但这种刻录方式对经常有数百只接脚的 CPLD 来说并不方便。另一种刻录方式是 CPLD 已焊于印刷电路板上，之后透过额外的临时外接，或原有线路的内接，使 CPLD 与个人电脑间能获取连线，由个人电脑以串列或并行方式将新的刻录资料发送到 CPLD 上，而 CPLD 内部也具有解码电路能对接收到的资料进行还原解析，之后再进行重新的刻录，以此方式让 CPLD 内的程序获得更新。

FPGA

FPGA（Field Programmable Gate Array，FPGA），场式可编程闸数组或现场可编程闸数组，是以闸数组（Gate Array）技术为基础所发展成的一种 PLD。

FPGA 运用一种逻辑门式的网格（Grid），这种网格与普通的「闸数组」相类似，网格可以在 FPGA 芯片出厂后才进行配置配置的程序性规划。

FPGA 通常也可以在焊接后再进行程序刻录、变更的工作，这某种程度上与大型的 CPLD 相似。绝大多数的 FPGA，其内部的程序配置配置是易失性的，所以在设备重新获得电力后，就必须将配置配置内容重新加载（re-load）到 FPGA 中，或者期望改变 FPGA 内的配置配置时，也必须进行重新加载的动作。

FPGA 与 CPLD 都很适合用在特殊、特定的工作上，这是以此类芯片的技术本质来做为合适性的考量，然而有时在以经济性为主的权衡评估下也适合使用 FPGA、CPLD,或者有时也会以工程师的个人偏好与经验来决定。