header
×
FPGA/DSP > 可编程逻辑 > 详情

从FPGA朝向SoC FPGA发展 主要有几个关键的推动因素

发布时间:2021-07-22 发布时间:
|

SoC FPGA为一个整合FPGA架构、硬式核心CPU子系统以及其他硬式核心IP的半导体元件,可实现低延时频宽互联,并提高IP重用性;预估此类型元件在今后10年中将会得到广泛应用,为系统设计人员提供更多的选择。

整整合了现场可编程闸阵列(FPGA)架构、硬式核心中央处理器(CPU)子系统以及其他硬式核心矽智财(IP)的半导体元件--SoC FPGA,已经发展到了一个“关键点”,它在今后10年中会得到广泛应用,为系统设计人员提供更多的选择。在各种技术、商业和市场因素相结合下,推动了这一个关键点的出现,Altera、赛普拉斯(Cypress)、英特尔(Intel)和赛灵思(Xilinx)等供应商,都相继发布或开始销售SoC FPGA元件

本文章介绍新出现的SoC FPGA,背后的推动因素,以及执行管理人员和系统设计人员在选择这些元件时的考虑因素。

业界整合FPGA和CPU系统在第一个10年发展中既有成功也有失败。最初的SoC FPGA在商业上并不是很成功,而FPGA中的软式核心CPU得到了广泛应,这证明市场对FPGA和CPU技术整合有基本的需求。各种新的因素改变了业界环境,导致关键点的出现,SoC FPGA将在市场上获得非常广泛的应用。

从FPGA朝向SoC FPGA发展,主要有几个关键的推动因素,包括FPGA开始采用如28奈米(nm)之类的先进半导体制程技术,藉由摩尔定律实现更高成本效益;同时,CPU架构的增强,并过渡到平行和多核心处理,以及嵌入式系统采用FPGA的比率愈来愈高,亦有推波助澜之效。

运算功率效益大增

由于运算的发展趋势是朝向平行处理技术,处理器亦从高成本的单核心处理,一直发展到现今的多核心。为了在提高运算性能的同时,也能降低功率消耗,促使一些厂商开始采用FPGA逻辑做为CPU的硬体加速器,带动SoC FPGA发展风潮。

一个SoC FPGA系统可提高功率效益,并实现灵活的软体画分。SoC FPGA可支援数百路资料讯号连接不同的功能区,实现100Gbit/s频宽,甚至更大的频宽,其延时在奈秒级,性能和延时表现都比独立元件好,而且其整合平台亦可提升记忆体存取功能。

SoC FPGA性能提高以及记忆体存取功能实现功能更强的加速器,能够满足各式各样的运算要求。由于硬体加速器在功率效益上要比CPU还高1,000多倍,因此,与简单的多核心平行方法相比,采用SoC FPGA进行设计对开发人员而言,是实现高功率效益运算较好的方法。

尖端制程技术加持 SoC FPGA兼具低功耗与高效能

如图1所示,在2000年时,最新的FPGA采用了130奈米制程技术进行开发,而当时的CPU采用的是90奈米制程技术。由于市场上已有更高阶的CPU,因此,第一代SoC FPGA的推出显得有些落后。然而,当今最尖端FPGA已采用28奈米制程技术,相对而言只有少数商用CPU或者特定应用标准产品(ASSP)使用28奈米制程技术。FPGA的制程技术在整合元件的市场优势已明显增强,而FPGA供应商也倾向于在SoC FPGA方面大量投入产品研发,这是因为该产品可让客户不需要在CPU性能与功耗上做出妥协。

图1 FPGA制程技术演进过程

FPGA于嵌入式系统应用日渐增长

过去对于大部分嵌入式系统应用,FPGA往往是客户觉得较为昂贵的元件,也因此与相应的复杂型可编程逻辑元件(CPLD)或者可程式化阵列逻辑(PAL)相比,其应用相对较少。然而,在过去10年中,采用静态随机存取记忆体(SRAM)架构的FPGA在降低成本上已经超越了互补式金属氧化物半导体(CMOS),现今,已有接近50%的嵌入式系统采用了FPGA。而SoC FPGA最显著的优势是成本可比独立元件低很多,晶片供应商将会有很大的市场机会获得投资回报。

ASSP成本渐高 SoC FPGA有机可趁

摩尔定律在未来将显得越来越“昂贵”。开发高阶CMOS的制造设施成本大约在10亿~60亿美元,其中还需要4,000万美元的成本来开发新的半导体元件,因此,在典型的利润模型中,半导体元件应能够获得1亿美元的毛利,而其中20%的收益须花在研发上。而当典型的毛利是50%时,企业至少要占据2亿美元的市场份额。除消费性电子、行动电话和个人电脑(PC)外,事实上,很少有能够达到这一种规模的应用市场,因此,单一目的或者固定功能的元件很难获得投资回报。在今后的制程技术中,高阶半导体的成本将会越来越高,这一种成本结构使得开发固定功能半导体元件很难获得较好的投资回报,这代表着在可程式设计逻辑技术上的投入可望越来越多,而专用ASSP和CPU等固定功能元件的投入则会越来越少。SoC FPGA有潜力应用于很多市场领域,并将会获得更多的投入。

扩大应用市场 FPGA商采用CPU架构蔚为潮流

嵌入式处理这一个术语其实涵盖了多种应用,从对成本非常敏感的4位元处理器到非常复杂的多核心64位元处理器。这种广泛的应用一直支援各种类型的处理器、作业系统和软体供应商。与10年前相比,这种广泛性在2011年表现出很大的不同,对于其规模和多样性而言,嵌入式市场整体成长速度不但快,且处理器功能的发展亦日趋进步;例如16位元微控制器逐渐被32位元CPU替代。同时,四种应用最广泛的架构进一步增强了对32位元CPU系列的支援,这些架构包括安谋国际(ARM)、MIPS、PowerPC和x86。之所以对其进行增强动作,主要是因为软体特性和功能重用。而采用了这些CPU架构之一的SoC FPGA能够占据更大的市场,因此,FPGA供应商更愿意在这类半导体上扩大投资。

平台效应加速SoC FPGA设计趋势成形

生产厂商、使用者和辅助支援系统在产品上彼此之间会有影响时,就会出现网路效应,或者称为平台效应。平台效应的基本原理是某一种产品或者标准的应用越多,它在使用者基础和辅助支援系统中的价值就越高。结果,使用者基础和辅助支援系统就会在这种技术上加大投入,进而吸引更多的应用,产生一种自我增强的良性循环。熟悉的例子包括PC、视讯记录格式和社交网站等。

一般而言,有可能产生自我增强循环的产品将会在这种循环中不断发展,这是因为参与到新产品中的所有成员都会获得较高的投资回报。平台效应一旦开始启动后,就会吸引各家厂商争相投入,而SoC FPGA市场则很快就会转向这一个标准。

随着SoC FPGA的不断发展,用户将非常愿意重新使用他们在多种系统中使用过的FPGA IP和设计软体。例如,CPU辅助支援系统中的成员愿意尽可能减少学习FPGA开发工具,而CPU供应商也希望减少FPGA开发工具的数量。最终,支援多家供应商和CPU架构的SoC FPGA平台很有可能触发这种平台效应,帮助这些使用者和辅助支援系统成员获得很大的优势。

以FPGA业者Altera为例,其在嵌入式系统上进行了多年的创新投入后,已启动了“嵌入式计划”,目的是建立一个可让多家供应商采用同一种FPGA设计流程方法,并可使用多CPU架构的SoC FPGA平台。

FPGA设计流程方法可以作为多种SoC FPGA的基础,以及使用软式核心CPU和其他软式核心IP的SoC解决方案。例如FPGA厂商可获得ARM(硬式核心)、MIPS(软式核心)和Nios II(软式核心)CPU或者由英特尔提供的Atom E6X5C可配置处理器。这种整合方法可在一种FPGA架构和设计流程中,统一三种主要的CPU架构,以及最流行的、采用FPGA架构的软式核心CPU。

FPGA设计流程整合方法旨在激励辅助支援系统从主要处理器架构,转向投入单一FPGA平台和工具流程,进而带来丰富的工具、应用软体、作业系统软体和专业知识支援。随数百家全球辅助支援系统成员在CPU架构上的投入,此一FPGA平台及其越来越多的工具、软体和IP应用亦日趋广泛,对系统设计人员也越来越重要,证明其价值定位将促进更多应用,进而推动了良性平台的产业生态。

提高SoC FPGA设计效率 系统整合工具角色吃重

这一个多供应商平台的组成关键,是可对FPGA逻辑进行程式设计的Quartus II软体。Quartus II软体包括Qsys系统整合工具,采用了Altera的第二代交换架构技术,用于加速软式核心IP的开发、重用和整合。采用使用者图形介面(GUI)架构的Quartus II软体有免费的网路版和完全授权的版本,其可提供包括系统设计、时序收敛、系统验证,以及协力厂商电子自动化设计(EDA)工具支援,进而满足了效能和性能上的需求。

除Altera传统的Avalon记忆体映射(Avalon-MM)介面和资料通路汇流排介面规范,Qsys还支援ARM AXI标准,可以采用自动的混合匹配方法来整合采用Avalon架构的IP和采用AXI架构的IP。Qsys亦支援利用直观快速的设计经验,在通用平台上可方便进行设计或者系统内验证,进而实现采用ARM架构和Intel的SoC FPGA,以及实现采用MIPS和Nios II软式核心CPU的SoC。

客制化28奈米系列元件 强化产品竞争力

Altera的28奈米FPGA系列元件可针对用户各种设计需求进行客制化,并可为各种终端应用需求提供适当的FPGA架构和制程技术,如高效能的Stratix V元件、低成本的Cyclone V元件以及在性能和成本上达到均衡的中阶Arria V元件。全系列SoC FPGA皆受益于28奈米制程所带来的优势。此外,如图2所示,最新的SoC FPGA亦将含有采用ARM Cortex-A9架构核心的高阶处理器模块。

图2 Altera SoC FPGA架构

Altera SoC FPGA架构在ARM Cortex-A9子系统中,将含有多种硬式核心IP,以及高性能多埠记忆体控制器,以提高记忆体频宽。FPGA和CPU子系统之间的宽频低延时互联,将支援高性能应用和高效率的FPGA硬体加速。高阶内部交换架构将支援高效率的资料传输量,以及高效能在系统观察和除错。Qsys、Quartus II软体以及ARM社群软体工具相结合后,这一个元件将是一种性价比非常高的系统设计选择,其可利用标准工具流程提高效能,支援新开发和验证。

在成本要求日趋严苛、制程技术成熟和市场需求增加的因素推动下,SoC FPGA时代已经来临。目前已有些FPGA供应商发布了SoC FPGA相关产品,亦尚有许多厂商正在加紧脚步研发中。系统规画人员在评估系统解决方案时,应该认真考虑平台效应、IP重用以及FPGA制程技术优势,以选择最佳的解决方案。

此外,Altera与主要的CPU供应商ARM、Intel和MIPS合作,为SoC FPGA元件和软式核心CPU解决方案提供公共FPGA平台。这种合作关系能够实现业界应用最广泛的CPU架构及其辅助支援系统,继承相同的高阶FPGA设计流程,进而在这一个平台上增强了IP重用,提高灵活性。这种整合方法将会实现了平台效应,并且促进SoC FPGA以及其辅助支援系统的增长和发展。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
FX1S-10MT型PLC和步进电机驱动装置实现玩具燃烧测试系统的设计
footer