传统的电源维护采用的是人工手动式维护管理模式，而智能电源监控系统以嵌入式技术、计算机技术、通信技术等为基础，实现了电源系统向智能化、自动化管理模式的转变。

随着当代科技的日益发展，数量巨大的各类设备的电源维护管理需要投入大量的人力、物力，像通信/电力设施所处环境越来越复杂，人烟稀少、交通不便、危险度高等都增大了维护的难度和费用。这对电源设备的监控管理提出了更高的要求。电源监控系统需要对系统中各状态量进行监视，还必须能对各供电支路进行控制和管理。维护管理人员可远程进行数据查询、控制等维护工作，并可利用友好的人机界面方便地得到需要的信息。

数字化技术的发展表现出了传统技术无法比拟的优势，整个电源监控系统的信号采样、处理、控制、通信等均可通过数字化技术实现。全数字化的控制技术可有效缩小设备的体积，降低设备的成本，但同时大大提高设备的可靠性、智能化和用户体验。随着模块智能化程度的提高，新型电源监控系统的维修性也得到了提高。

随着嵌入式技术的发展，使用嵌入式实时操作系统是电源监控系统的必然选择。一方面是因为嵌入式实时操作系统具有良好的可移植性和较高的可靠性;另一方面是因为随着电源监控系统性能的不断提升，仅靠传统的单片机已无法适应新的需求。ARM作为当今嵌入式技术的代表，不仅具有上述的所有优势，且成本很低，具有很高的性价比。本文中设计的系统选用了TI公司生产的Luminary Cortex-M3系列ARM中的LM3S9B96芯片。

1、工作原理

图1以8路用电设备的电源监控为例，给出了监控系统的原理框图。

图1 8路电源监控系统原理框图

8路设备均从总电源处取电，各供电支路的工作方式完全一样。电源监控系统启动之后，主芯片处于上电复位状态，其GPIOF的8个I/O引脚处于低电平，此时电控开关保持关断状态，即供电支路处于断电状态。当主芯片内核和各外设初始化成功后，通过其内部嵌入式程序控制GPIOF的8个I/O引脚输出变为高电平，相应地各供电支路处于通电状态，开始正常工作。

采集模块包含电流传感器和分压电路，电流传感器可测得流过供电支路的电流值，分压电路将供电支路的电压值调整到主芯片ADC采样的范围内，二者均为模拟值。检测值经过AD采样后，可在主芯片内运算得到各供电支路的电流和电压值，并与预设的电流和电压门限进行比较。若在门限范围内则表示该供电支路工作正常，而在门限范围外则表示该供电支路发生了过流、过压、欠压等异常，主芯片通过将GPIOF相应引脚的输出变为低电平来自动给该支路断电，在经过检查排除故障后可通过上位机下发指令控制该供电支路通电。

上位机与嵌入式下位机通过以太网进行通信，上位机可向下位机下发指令控制指定供电支路的通断，也可设置各供电支路的电流和电压门限值。每隔一定的时间，各供电支路的电流、电压值及各种正常/异常状态由下位机发送至上位机，通过上位机显控软件可观察各供电支路的工作状态。

2、设计与实现

2.1核心模块

核心模块采用TI公司生产的LuminaryCortex-M3系列ARM中的LM3S9B96芯片，该芯片具有80MHz的运行速度，内部集成了大容量的256KB单周期FlashROM和96KB单周期SRAM，具有16通道10bit分辨率的AD采样模块、支持;LwIP协议的10/100M自适应以太网模块和丰富的I/O接口。

LM3S9B96有65个I/O接口，设计时选取GPIOF组8个I/O接口作为控制引脚;各供电支路需要采集电压和电流两种值，16通道AD采样模块可满足8路供电支路的采样需求;集成的MAC+PHY外设也可实现与上位机的以太网通信;大容量的内置存储空间为复杂的程序提供了合适的平台。根据上述分析，LM3S9B96芯片非常适合本监控系统，并可极大简化电路设计。

2.2控制模块

各供电支路控制模块的设计如图2所示。根据各支路设备需要的电流值选择合适的继电器作为电子开关，并且在控制引脚和继电器间加入光耦隔离保护及供电通断指示灯。

当主芯片GPIOF控制引脚为低电平时，LED灯灭，继电器3脚输入与5脚输出断开，该供电支路断电;当主芯片GPIOF控制引脚为高电平时，光耦输出为低电平，LED灯亮，继电器3脚输入与5脚输出导通，该供电支路通电。

图2供电支路控制模块设计图

2.3采集模块

各供电支路采集模块的设计如图3所示。电流传感器串联在电源回路内，其内部霍尔传感器会将支路电流产生的磁场以电压的形式输出至主芯片的AD采样模块，根据厂家提供的手册可计算出对应的电流值。电压值的采集电路采用电阻分压电路的形式，采样电压值亦被输出至AD采样模块，通过简单换算即可得到实际电压值。实际应用中，根据用电设备的电流和电压值可灵活的选择合适的电流传感器和分压电路阻值。需要注意的是，输出到AD采样模块的电流和电压值必须在其 0-3V的采样范围内。

图3供电支路采样模块设计图

2.4通信模块

通信模块用来实现上位机与下位机之间的通信，本设计中下位机的以太网通信依靠主芯片内置的MAC+PHY来实现，该模块支持10/100M自适应以太网。

由于嵌入式处理器内部的运算及存储资源相对PC来说非常有限，因此就必须在资源受限的情况下实现及处理Internet协议。LM3S9B96就是在这样的条件下占用尽量小的资源实现一个轻型的TCP/IP协议栈，该协议栈叫做LwIP。与许多其它的TCP/IP实现一样，LwIP也是以分层的协议为参照，每一个协议作为一个模块被实现。LwIP由TCP/IP实现模块、操作系统模拟层、缓冲语内存管理子系统、网络接口函数及一组Internet校验和计算函数组成。