当 NAND 闪存的半间距（half-pitch）达到 20 nm 时，非易失性存储容量达到 64 Gb 。到达 14 nm 后，NAND 闪存的半节距不再减少，现在更是已经进入了 3D 时代。但是，最近 3D XPoint 已在 Optane 平台中发现了应用程序。用于图案化构成这些存储器的 20 nm 半节距线的光刻技术是另一个机会，可以查看行业中当前已知的光刻方法的基本方面和局限性。

图案化 20 nm 半间距线的方法是自对准双图案（SADP）。这种方法从 80 nm 的间距线开始，实际上仅用于支撑被称为间隔物的侧壁层（图 1）。垂直蚀刻间隔物仅留下侧壁部分。然后去除原始线，并且间隔物形成 40nm 的节距线图案。

图 1. 使用 SADP（自对准双图案）时，侧壁间隔物定义的线是起始光刻胶的两倍。

对于 SADP，特征尺寸由间隔物宽度决定，而间隔物宽度又由沉积控制。光刻不影响特征尺寸，但是误差可能会产生交替的间距误差（“俯仰行走”）；这可以通过使光刻与随后的间隔物沉积和蚀刻同步来补偿。

40 nm 线距光刻注意事项

可以使用具有 1.35 数值孔径和 193 nm 波长的扫描仪通过浸没式光刻法形成 80 nm 的间距线。尽管在此工具上可以实现此分辨率，但必须限制照明。光源在 y 方向上距中心的距离会影响 80 nm 间距的第 0 和第 1 衍射级之间的相位差，该相位差也与散焦距离成比例。此外，为了获得最佳结果，应限制极化。

图 2. 采用浸没式光刻的 80 nm 间距需要非常有限的照明。排除偶极子的橙色部分将改善散焦窗口。

EUV 工具也可以直接实现 40 nm 的间距，而无需使用 SADP。但是，照明仍然限于叶形偶极子区域。

图 3. EUV 光刻的 40 nm 间距直接受到旋转的影响。标签以度为单位指示 0 阶和 1 阶之间的相位差范围。红色空心圆圈表示原始目标源点的旋转（边缘相对于中心）。有些被旋转到无法再产生任何图像的位置。其他人则受到更大的散焦影响。

这里的主要困难是 EUV 照明的旋转（因为 EUV 投影系统必须使用离轴反射镜），其旋转是从弧形缝隙的中心（即，曝光场）到边缘。在 NXE：3400 上，它的高度超过 18 度。如图 3 所示，在散焦为 30 nm 时，旋转可以将 0 阶和 1 阶之间的相位差范围从所选源点集的 30 度扩展到超过 60 度。这是可以预期的，因为旋转自然会在 y 方向上移动一段距离。如此大的范围将导致图像进一步退化，并且还会将光子划分为更多的相位差仓，从而导致更差的随机性。此外，由于将一阶从数值孔径中推出，某些点甚至旋转到不再能够产生图像的位置。

40 nm 线间距的选项总结如下：

交叉点注意事项

3D XPoint 具有一个新组件，即 x 和 y 间距为 40 nm 的选择器存储器堆栈。假设通过 SADP 对 40 nm 的间距线进行了图案化，则堆叠的图案化具有三种选择。首先，可以使用 2D SADP 方法将堆栈图案化为 2D 阵列。或者，堆栈可以从两个交叉的 1D SADP 步骤中自动出现，一个用于 x 线，一个用于 y 线，如以下所示。当然，这需要一个额外的光罩。最后，堆叠甚至可能没有单独地图案化。但是，由于轮廓不是笔直的，此选项存在交叉点堆栈下部合并的风险图 4）。如果选择堆叠之间的电介质与堆叠一起蚀刻而不是选择保留，则当然可以避免这种情况。

图 4. 在第一个方向进行蚀刻之后，回填电介质，然后在另一个方向上进行切割。然而，对于倾斜的堆叠轮廓，堆叠的下部被电介质的上部屏蔽以免切割。

交叉点堆栈制造选项总结如下：

假设 3D XPoint 使用 X-SADP + Y-SADP 选项，则两层结构将需要 7 个 SADP 实例：底线，底交叉点 X，底交叉点 Y，中线，顶交叉点 X，顶交叉点 Y，顶线。转到四层，这将增加到 13（之间的交叉点层为 5 组线+ 4 对 SADP 对）。但是，与生产线 SADP 集成可能只能使用 SADP 5 次才能获得四层。

3D NAND 中的 SADP

由于 20 nm 位线半间距，3D NAND 也最终使用了 SADP。如果需要将位线半节距减小到 20 nm 以下，则可能需要自对准四重图案（SAQP）。