大多数模拟和RF工程师都依靠Spice仿真程序用于电路分析。但是，Spice仿真的速度慢得难以忍受。多年以来，EDA供应商一直试图通过推出快速Spice仿真程序来提升工程师的Spice仿真速度。但这些仿真工具加快了仿真速度，却牺牲了度。Berkeley Design Automation公司（伯克利设计自动化公司）的职员认为：他们已利用两种工具解决了这一问题，据该公司称，这两种工具保持了Spice的性，而且仿真速度比同类竞争工具高5倍~10倍。

　　伯克利公司技术总监Paul Estrada在EDA领域拥有丰富的从业经验。据他介绍 ：该公司将其PLL-Analyzer工具中获授权的随机非线性仿真引擎与一个快速稀疏矩阵解算机、一个全局收敛解算机、自适应时间步进技术、延迟利用算法、一个快速刚性DAE（差分代数方程）解算机、一个统一的时间/频率引擎和一个器件灵敏度分析仪组合起来，以形成Analog FastSpice延时或瞬态分析仿真器以及用于Analog FastSpice的RF FastSpice周期性收敛分析附加程序。

　　该公司的营销副总裁Tom Ferry先生说： 这些工具的目标应用是大型、关键功能块的仿真，并为模拟和RF工程师提供一种可靠而的快速Spice类工具。他指出：大多数快速Spice工具采用的都是一种“分而治之”的方法：它们把一项设计拆分成小“模块”（block），这样，用户在对其电路进行仿真之前将对这些小模块的性能加以调整。在某些场合中，模块调整有可能比运行一个纯粹的Spice仿真所耗费的时间还要长。Ferry先生说：与上述的做法不同，伯克利公司的工具并未把电路分解成若干个小模块，且无需进行调整。相反，用户将其Spice连线表输入该工具中，然后只需运行仿真就可以了。

　　Ferry先生说：“此项技术的应用使得验证带宽提高了一个数量级。如果您正在设计一个RF CMOS或一个其上设有32个SERDES（串化器/并化器）端口的65nm SoC（系统级芯片），则拥有这一高得多的带宽是令人惊异的。”β版客户已经在多款设计上运行了Analog FastSpice工具。Estrada先生称：当应用纯Spice工具时，完成一款由4200个器件（采用0.13mm实现工艺）组成的SERDES电路设计需要花费5.4天，而当采用伯克利公司的工具时，则仅需7.2小时。该公司在多种面向0.18mm工艺的802.11标准电路上对其工具和纯Spice工具进行了基准测试，并对测试结果做了比较。当采用纯Spice时，一款包含107264个器件的IC的仿真运行需要1.2小时，而采用Analog FastSpice工具来运行时则只需9分钟。Estrada先生称：在另一种极端情况下，当采用纯Spice时，一个具有25522个器件的复杂电路的仿真运行需要6.25天，而应用伯克利公司的工具则仅需15小时。

　　在对RF FastSpice工具与常见的商用仿真器进行基准测试的过程中发现：后者无法完成大部分的设计，在7项基准测试中，纯Spice工具有4 项不能完成，而RF FastSpice工具则能够全部完成。该仿真器可在28分钟时间里完成一款采用8590个器件的数字TV电路的仿真，而对于另一款采用6548个器件的TV电路，则可在10分钟的时间内完成仿真。纯Spice工具在45分钟时间里完成了一个无线电路的仿真，在100分钟时间里完成了第二个无线电路的仿真，并用40分钟完成了一个网络电路的仿真；而当采用RF FastSpice时，以上三项仿真任务的完成时间分别为4.5分钟、100秒和4分钟。

　　FastSpice工具的RF版本支持复杂的功能块，例如，压控振荡器、晶体振荡器、具有混频器电路的低噪声放大器和功率放大器电路。该公司对这些工具进行了相应的调整，以使之能够顺利地插入Cadence Virtuoso ADE（模拟设计环境）流程中。这些工具与HSpice和Spectre连线表兼容，而且它们采用传统的模型来运行，例如，BSIM（Berkeley short-channel IGFET model，伯克利短通道IGFET模型）3和4、Verilog-A和s参数。当租用期为一年时，Analog FastSpice工具的价格为9,5000美元，而RF FastSpice工具的价格为4,0000美元。