双重成像技术
double patterning,台积电准备在20nm制程中支持此技术,这样芯片设计者就不需要像过去那样专门针对双重成像技术进行计算,一旦芯片设计方确定芯片电路的布局准则,那么台积电的软件便可将该设计拆分到两个双重成像用掩膜板上。
![](/static/news/img/ele/data.png)
62次
被浏览次数
![](/static/news/img/ele/eyes.png)
1次
编辑次数
![](/static/news/img/ele/edit.png)
|APP下载
![](http://news.eda365.com/static/news/img/codema2.png)
|专家解答
![](http://news.eda365.com/static/news/img/codema1.png)