ARM处理器中CP15协处理器的寄存器-EDA365

单片机 > 单片机程序设计 > 详情

ARM处理器中CP15协处理器的寄存器

发布时间：

本章和第5章的内容都与ARM处理器中CP15协处理器的寄存器有密切关系，所以我们这里先介绍一下CP15寄存器以及访问CP15寄存器的汇编指令。

4.1.1 访问CP15寄存器的指令访问CP15寄存器指令的编码格式及语法说明如下：

31 28	27 24	23 21	20	19 16	15 12	11 8	7 5	4	3 0
cond	1 1 1 0	opcode_1	L	cr n	rd	1 1 1 1	opcode_2	1	crm

指    令
说    明
语法格式
mcr
将ARM处理器的寄存器中的数据写到CP15中的寄存器中
mcr{}   p15, , , , , {}
mrc
将CP15中的寄存器中的数据读到ARM处理器的寄存器中
mcr{}   p15, , , , , {}

4.1.2 CP15寄存器介绍CP15的寄存器列表如表4-1所示。
表4-1 ARM处理器中CP15协处理器的寄存器

寄存器编号	基本作用	在MMU中的作用	在PU中的作用
0	ID编码（只读）	ID编码和cache类型
1	控制位（可读写）	各种控制位
2	存储保护和控制	地址转换表基地址	Cachability的控制位
3	存储保护和控制	域访问控制位	Bufferablity控制位
4	存储保护和控制	保留	保留
5	存储保护和控制	内存失效状态	访问权限控制位
6	存储保护和控制	内存失效地址	保护区域控制
7	高速缓存和写缓存	高速缓存和写缓存控制
8	存储保护和控制	TLB控制	保留
9	高速缓存和写缓存	高速缓存锁定
10	存储保护和控制	TLB锁定	保留
11	保留
12	保留
13	进程标识符	进程标识符
14	保留
15	因不同设计而异	因不同设计而异	因不同设计而异

opcode_2编码
对应的标识符号寄存器
0b000
主标识符寄存器
0b001
cache类型标识符寄存器
其他
保留

1）主标识符寄存器
访问主标识符寄存器的指令格式如下所示：
mrc p15, 0, r0, c0, c0, 0 ；将主标识符寄存器C0,0的值读到r0中
ARM不同版本体系处理器中主标识符寄存器的编码格式说明如下。
ARM7之后处理器的主标识符寄存器编码格式如下所示：

31 24 23 20 19 16 15 4 3 0
由生产商确定	产品子编号	ARM体系版本号	产品主编号	处理器版本号

位	说明
位[3: 0]	生产商定义的处理器版本号
位[15: 4]	生产商定义的产品主编号，其中最高4位即位[15:12]可能的取值为0~7但不能是0或7
位[19: 16]	ARM体系的版本号，可能的取值如下： 0x1 ARM体系版本4 0x2 ARM体系版本4T 0x3 ARM体系版本5 0x4 ARM体系版本5T 0x5 ARM体系版本5TE 其他由ARM公司保留将来使用
位[23: 20]	生产商定义的产品子编号，当产品主编号相同时，使用子编号来区分不同的产品子类，如产品中不同的高速缓存的大小等
位[31: 24]	生产厂商的编号，现在已经定义的有以下值： 0x41 =A ARM公司 0x44 =D Digital Equipment公司 0x69 =I intel公司

ARM7处理器的主标识符寄存器编码格式如下所示：

31 24 23 22 16 15 4 3 0
由生产商确定	A	产品子编号	产品主编号	处理器版本号

位	说明
位[3: 0]	生产商定义的处理器版本号
位[15: 4]	生产商定义的产品主编号，其中最高4位即位[15:12]的值为0x7
位[22: 16]	生产商定义的产品子编号，当产品主编号相同时，使用子编号来区分不同的产品子类，如产品中不同的高速缓存的大小等

续表

位	说明
位[23]	ARM7支持下面两种ARM体系的版本号： 0x0 ARM体系版本3 0x1 ARM体系版本4T
位[31: 24]	生产厂商的编号，现在已经定义的有以下值： 0x41 =A ARM公司 0x44 =D Digital Equipment公司 0x69 =I Intel公司

ARM7之前处理器的主标识符寄存器编码格式如下所示：

31 24 23 22 16 15 4 3 0
由生产商确定	A	产品子编号	产品主编号	处理器版本号

位	说明
位[3: 0]	生产商定义的处理器版本号
位[15: 4]	生产商定义的产品主编号，其中最高4位即为[15:12]的值为0x7
位[22: 16]	生产商定义的产品子编号，当产品主编号相同时，使用子编号来区分不同的产品子类，如产品中不同的高速缓存的大小等
位[23]	ARM7支持下面两种ARM体系的版本号： 0x0 ARM体系版本3 0x1 ARM体系版本4T
位[31: 24]	生产厂商的编号，现在已经定义的有以下值： 0x41 =A ARM公司 0x44 =D Digital Equipment公司 0x69 =I intel公司

2）cache类型标识符寄存器
访问cache类型标识符寄存器的指令格式如下所示：
mrc p15, 0, r0, c0, c0, 1 ；将cache类型标识符寄存器C0,1的值读到r0中
ARM处理器中cache类型标识符寄存器的编码格式如下所示：

31 29 28 25 24 23 12 11 0
0 0 0	属性字段	S	数据cache相关属性	指令cache相关属性

位	说明
位[28: 25]	指定控制字段位[24: 0]指定的属性之外的cache的其他属性，详见表4-2
位[24]	定义系统中的数据cache和指令cache是分开的还是统一的： 0 系统的数据cache和指令cache是统一的； 1 系统的数据cache和指令cache是分开的
位[23: 12]	定义数据cache的相关属性，如果位[24]为0，本字段定义整个cache的属性
位[31: 24]	定义指令cache的相关属性，如果位[24]为0，本字段定义整个cache的属性

其中控制字段位[28：25]的含义说明如下：
表4-2 cache类型标识符寄存器的控制字段位[28：25]

编码	cache类型	cache内容清除方法	cache内容锁定方法
0b0000	写通类型	不需要内容清除	不支持内容锁定
0b0001	写回类型	数据块读取	不支持内容锁定
0b0010	写回类型	由寄存器C7定义	不支持内容锁定
0b0110	写回类型	由寄存器C7定义	支持格式A
0b0111	写回类型	由寄存器C7定义	支持格式B

控制字段位[23：12]和控制字段位[11：0]的编码格式相同，含义如下所示：

11 9 8 6 5 3 2 1 0
0 0 0	cache容量	cache相联特性	M	块大小

cache容量字段bits[8: 6]的含义如下所示：

编码	M=0时含义（单位KB）	M=1时含义（单位KB）
0b000	0.5	0.75
0b001	1	1.5
0b010	2	3
0b011	4	6
0b100	8	12
0b101	16	24
0b110	32	48
0b111	64	96

cache相联特性字段bits[5: 3]的含义如下所示：

编码	M=0时含义	M=1时含义
0b000	1路相联（直接映射）	没有cache
0b001	2路相联	3路相联
0b010	4路相联	6路相联
0b011	8路相联	12路相联
0b100	16路相联	24路相联
0b101	32路相联	48路相联
0b110	64路相联	96路相联
0b111	128路相联	192路相联

cache块大小字段bits[1: 0]的含义如下所示：

编码	cache块大小
0b00	2个字（8字节）
0b01	4个字（16字节）
0b10	8个字（32字节）
0b11	16个字（64字节）

31 16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
附加
L4
RR
V
I
Z
F
R
S
B
L
D
P
W
C
A
M

位	说明
M	0：禁止MMU或者PU；1：使能MMU或者PU
A	0：禁止地址对齐检查；1：使能地址对齐检查
C	0：禁止数据/整个cache；1：使能数据/整个cache
W	0：禁止写缓冲；1：使能写缓冲
P	0：异常中断处理程序进入32位地址模式；1：异常中断处理程序进入26位地址模式
D	0：禁止26位地址异常检查；1：使能26位地址异常检查
L	0：选择早期中止模型；1：选择后期中止模型
B	0：little endian；1：big endian
S	在基于MMU的存储系统中，本位用作系统保护
R	在基于MMU的存储系统中，本位用作ROM保护
F	0：由生产商定义
Z	0：禁止跳转预测功能；1：使能跳转预测指令
I	0：禁止指令cache；1：使能指令cache
V	0：选择低端异常中断向量0x0~0x1c；1：选择高端异常中断向量0xffff0000~ 0xffff001c
RR	0：常规的cache淘汰算法，如随机淘汰；1：预测性淘汰算法，如round-robin淘汰算法
L4	0：保持ARMv5以上版本的正常功能；1：将ARMv5以上版本与以前版本处理器兼容，不根据跳转地址的bit[0]进行ARM指令和Thumb状态切换：bit[0]等于0表示ARM指令，等于1表示Thumb指令
附加：

31 0
一级映射描述符表的基地址（物理地址）

31 0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0

31 9 8 7 4 3 0
UNP/SBZP
0
域标识
状态标识

其中，域标识bit[7：4]表示存放引起存储访问失效的存储访问所属的域。
状态标识bit[3：0]表示放引起存储访问失效的存储访问类型，该字段含义如表4-3所示（优先级由上到下递减）。
表4-3 状态标识字段含义

引起访问失效的原因	状态标识	域标识	C6
终端异常（Terminal Exception）	0b0010	无效	生产商定义
中断向量访问异常（Vector Exception）	0b0000	无效	有效
地址对齐	0b00x1	无效	有效
一级页表访问失效	0b1100	无效	有效
二级页表访问失效	0b1110	有效	有效
基于段的地址变换失效	0b0101	无效	有效
基于页的地址变换失效	0b0111	有效	有效
基于段的存储访问中域控制失效	0b1001	有效	有效
基于页的存储访问中域控制失效	0b1101	有效	有效
基于段的存储访问中访问权限控制失效	0b1111	有效	有效
基于页的存储访问中访问权限控制失效	0b0100	有效	有效
基于段的cache预取时外部存储系统失效	0b0110	有效	有效
基于页的cache预取时外部存储系统失效	0b1000	有效	有效
基于段的非cache预取时外部存储系统失效	0b1010	有效	有效

31 0
失效地址（虚拟地址）

31 32-W 31-W 0
cache组内块序号index
0

其中index表示当下一次发生cache未命中时，将预取的存储块存入cache中该块对应的组中序号为index的cache块中。此时序号为0~index-1的cache块被锁定，当发生cache替换时，从序号为index到ASSOCIATIVITY的块中选择被替换的块。
编码格式B如下所示：

31 30 W W-1 0
L	0	cache组内块序号index

位	说明
L=0	当发生cache未命中时，将预取的存储块存入cache中该块对应的组中序号为index的cache块中

续表

位	说明
L=1	如果本次写操作之前L=0，并且index值小于本次写入的index，本次写操作执行的结果不可预知；否则，这时被锁定的cache块包括序号为0~index-1的块，当发生cache替换时，从序号为index到ASSOCIATIVITY的块中选择被替换的块

31 30 32-W 31-W 32-2W 31-2W 1 0
可被替换的条目起始地址的base
下一个将被替换的条目地址victim
0
P

位	说明
victim	指定下一次TLB没有命中（所需的地址变换条目没有包含在TLB中）时，从内存页表中读取所需的地址变换条目，并把该地址变换条目保存在TLB中地址victim处
base	指定TLB替换时，所使用的地址范围，从（base）到（TLB中条目数-1）；字段victim的值应该包含在该范围内
P	1：写入TLB的地址变换条目不会受使整个TLB无效操作的影响，一直保持有效；0：写入TLB的地址变换条目将会受到使整个TLB无效操作的影响