STM32F4时钟树 

STM32一共有5个时钟源，分别为外部高速时钟（HSE）、内部高速时钟（HSI）、外部低速时钟（LSE）、内部低速时钟（LSI）以及锁相环时钟（PLL）；

从时钟树可以看出，系统时钟主要有三个作用，一是为Cotex-M3内核提供运行时钟，二是直接或经过分频后为挂载在各种总线上的外设提供时钟，第三则是以后为RTC（实时时钟）提供时钟源。

下面是对应序号的时钟解释：

1，外部高速时钟（HSE）

HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率从 4-26MHZ不等。当使用有源晶振时，时钟从 OSC_IN 引脚进入， OSC_OUT 引脚悬空，当选用无源晶振时，时钟从 OSC_IN 和 OSC_OUT 进入，并且要配谐振电容。

2，锁相环时钟（PLL）

PLL 的主要作用是对时钟进行倍频，然后把时钟输出到各个功能部件。 PLL 有两个，一个是主 PLL，另外一个是专用的 PLLI2S，他们均由 HSE 或者 HSI 提供时钟输入信号。

主 PLL 有两路的时钟输出，第一个输出时钟 PLLCLK 用于系统时钟，第二个输出用于 USB OTG FS 的时钟、RNG 和 SDIO 时钟。专用的 PLLI2S 用于生成精确时钟，给 I2S 提供时钟。

3，系统时钟 SYSCLK

系统时钟来源可以是： HSI、 PLLCLK、 HSE，具体的由时钟配置寄存器 RCC_CFGR的 SW 位配置。如果系统时钟是由HSE 经过 PLL 倍频之后的 PLLCLK 得到，当 HSE 出现故障的时候，系统时钟会切换为HSI=16M，直到 HSE 恢复正常为止。

4，AHB 总线时钟 HCLK

系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 APB 总线时钟，即 HCLK，分频因子可以是:[1,2,4， 8， 16， 64， 128， 256， 512]， 具体的由时钟配置寄存器RCC_CFGR 的 HPRE 位设置。

5，APB2 总线时钟 HCLK2

APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到，分频因子可以是:[1,2,4， 8， 16]，具体由时钟配置寄存器 RCC_CFGR 的 PPRE2 位设置。 HCLK2 属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 GPIO、 USART1、 SPI1等。

6，APB1 总线时钟 HCLK

APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4，8， 16]，具体由时钟配置寄存器 RCC_CFGR 的 PPRE1 位设置。HCLK1 属于低速的总线时钟，最高为 45M，片上低速的外设就挂载到这条总线上，比如USART2/3/4/5、 SPI2/3， I2C1/2 等。