锁相技术在工业测量和控制领域中有着广泛的应用，其实质是一种相位的负反馈系统。在线式UPS系统中，逆变器和市电可以看作是两个电压源，二者之间存在切换的过程，由于切换开关不是理想的，切换需要一定的时间，在切换的瞬间二者的输出波形可能不一致。一方面波形的差别叮能会造成供电的中断，另一方面也可能会产生两个电压源之间的环流，特别是采用静态开关切换的时候，容易造成器件的损坏。为了保证切换过程的安全，必须将逆变器输出和市电输出锁相，使二者具有相同的相位和幅值。相同的道理，锁相同步在多台UPS并机和多台UPS构成冗余系统时也是必需的。UPS的逆变器输出相位可以和市电保持一致，但输出波形的幅度要保持一致则违背了UPS的功能，所以，通常UPS锁相的目标是在保证相位一致的情况下保持幅度近似相等。 1 数字锁相的算法 实现相位跟踪的办法很多，一种方法是用市电电压作为同步信号，这种方法实现比较简单，可以在极短的时间内锁定相位，但由于市电电压不是标准的正弦波。将会使频率发生偏差。常用的锁相方式是将相位差转变为电压，再用这个电压去控制一个压控振荡器来实现的。模拟锁相(APLL)和数字锁相(DPLL)的基本结构是类似的，包括鉴相器(PD)、低通滤波器、压控／数控振荡器(VCO／DC0)和分频器4个部分，如图1所示。数字锁相的实现有很多种方法，比如单周期数字PLL的控制等。 对于UPS来说，基本的锁相电路可以得到一个与输入电压相位频率一致的信号真φo，然后以信号φo去调节逆变器的参考正弦波电压信号。其结果是，输出电压可以和输入电压保持频率一致，但有一个固定的相位差。这是因为受逆变器采样环节、校正环节、输出滤波器及负载等很多因素的影响所致。本文所采用的PLL的结构如图2中虚线框内所示，输入相位信φi为市电相位，反馈相位信号φc为逆变器输出电容电压相位。 鉴相器输出一个与相位差成比例关系的结果，比例系数为Kd，则有 滤波器的脉冲传递函数设为F(z)，可以采用巴特沃思、契比雪夫等滤波器，也常使用比例积分环节或其他环节来代替低通滤波器。本文采用的是一个比例积分环节，即 这里，数控振荡器是借用了通常习惯使用的名称，实际上并没有一个振荡的部件，而是一个比例放大环节，φf比例放大后与输入信号周期(Tin)相加得到锁相输出信号周期To=Tin+Koφf，输出相位为φ=Koφf设锁相环外部的环节脉冲传递函数为G(z)，则整个系统的脉冲传递函数为 在这个UPS中，由实际电路和程序确定C(z)的表达式是比较困难的，设计的时候可以根据逆变器的仿真结果近似确定G(z)为一个延时很小的迟滞环节或者干脆忽略其影响。 2 用DSP实现的数字锁相 锁相的环节中只有鉴相器的相位检测是由硬件电路完成，其它均在DSP中由软件实现。相位检测的电路如图3所示，比较器U2B和外围的一些元器件构成了一个带回差的过零比较器。回差的大小主要取决于抗干扰考虑，逆变器开关时对控制电路的干扰是非常严重的，要求回差取得较大为好，但过大的回差会造成相位检测误差增大，所以，回差大小的选择需要折巾考虑。实际电路中。过零附近由于干扰的存在，输出为一段电平在“0”和“1”之间反复高频翻转的信号，所以，在程序的相位检测中需要进行去抖动的处理。 频率的大小在程序中是由两次过零信号之间的计数值来确定的，也就是用汁数值来表示的周期值。计数在每个中断周期进行一次，每个计数的单位代表50μs，20ms为400个计算单位，相位差也是由计数得到。程序在进行锁相之前要判断市电的频率是否在正常的范围内，如果超出了范围，则不跟踪市电而使用自己的振荡频率来确定逆变器的输出频率，这时候逆变器输出频率是精度很高的50Hz，但不允许进行旁路切换的操作。为了防止逆变器输出频率过大或者过小，必须对输出周期的计算结果进行幅度限制。同时也应该限制凋整幅度的大小，以避免输出频率的剧烈变化。 PLL子程序的最后还包括了图2中的参考波形发生部分，整个的程序流程如图4所示。 3 实验结果 用以上的方法在TMS320F240中实现了逆变器输出与市电输入的锁相，锁相的结果由TDS210型示波器拍得，如图5所示。图5中幅度较高的2为逆变器输出电压波形，用100：1的探头测得，幅度较低的1为输入市电波形，是用500：1的差分探头同时测得(由于示波器没有500：1的探头设置．测量时此通道当作是1：1的探头，所以，实际上波形1的对应的示波器量度为250V／div，而不是图中所显示的500mV／div)。 从图5可以清楚地看到锁相的过程，初始的时候逆变器输出相位超前于市电，所以，用比较大的输出周期来逐步锁定输入电压相位，锁定之后则以输入电压相同的周期输出，实现了同频同相。 4 结语 本文分析和讨论了逆变器中的数字锁相技术，并用DSP实现了逆变器的数字锁相，从实验波形可以看出，该方法较好地解决了电压同步锁相的问题，电路结构简单。