本文将考察一款新型精密16位DAC,同时针对性能可与变压器媲美的高速互补电流输出DAC的输出缓冲谈一些想法。

　　电压开关式16位DAC提供低噪声、快速建立时间和更出色的线性度

　　基于突破性10位CMOSAD7520--推出已近40年--的电阻梯乘法DAC最初用于反相运算放大器，而放大器的求和点 (IOUTA) 则提供了方便的虚拟地(图1)。

　　图1. CMOS乘法DAC架构

　　然而，在某些限制条件下，它们也可用于提供同相电压输出的电压开关配置 其中，运算放大器用作电压缓冲器(图2)。此处，基准电压VIN施加于OUT,输出电压VOUT,则由VREF提供。后来不久即出现了针对这种用途而优化的12位版本。

　　图2. 电压开关模式下的乘法DAC

　　快速推进到现在： 随着单电源系统的不断普及，设计师面对一个挑战，即在维持高电压下的性能水平的同时控制功耗。对能用于这种模式的更高分辨率(最高16位)的器件的需求也日益增加。

　　在电压开关模式下使用乘法DAC的显着优势是不会发生信号反相，因此，正基准电压会导致正输出电压。但当用于该模式时，R-2R梯形架构也存在一个缺陷。相对于同一DAC用于电流导引模式的情况，与R-2R梯形电阻串联的N沟道开关的非线性电阻将导致积分线性度(INL)下降。

　　为了克服乘法DAC的不足并同时保持电压开关的优势，人们开发出了新型的高分辨率DAC,比如AD5541A,(如图3所示)。AD5541A采用一个部分分段的R-2R梯形网络和互补开关，在16位分辨率下可实现±1-LSB精度，在?40°C至+125°C的整个额定温度范围内均无需调整，其噪声值为11.8 nV/√Hz,建立时间为1?s.

　　图3. AD5541A架构

　　性能特点

　　建立时间： 图4和图5比较了乘法DAC在电压模式下的建立时间以及AD5541A的建立时间。当输出上的容性负载最小时，AD5541A的建立时间约为1?s.

　　图4. 乘法DAC的建立时间

　　图5. AD5541A的建立时间

　　噪声频谱密度： 表1比较了AD5541A和乘法DAC的噪声频谱密度。AD5541A在10kHz下的性能略占优势，在1 kHz下优势非常明显。

　　表1. AD5541A与乘法DAC的噪声频谱密度

　　积分非线性： 积分非线性(INL)衡量DAC的理想输出与排除增益和失调误差之后的实际输出之间的最大偏差。与R-2R网络串联的开关可能会影响INL.乘法DAC一般采用NMOS开关。当用于电压开关模式时，NMOS开关的源极连接至基准电压，漏极连接至梯形电阻，栅极由内部逻辑驱动(图6)。

　　图6. 乘法DAC开关

　　要使电流在NMOS器件中流动， VGS必须大于阈值电压， VT.在电压开关模式下， VGS = VLOGIC – VIN必须大于VT = 0.7 V.

　　乘法DAC的R-2R梯形电阻设计用于将电流平均分配至各个引脚。这就要求总接地电阻(从各引脚顶部看)完全相同。这可以通过调节开关来实现，其中，各个开关的大小与其导通电阻成比例。如果一个引脚的电阻发生变化，则流过该引脚的电流将发生变化，结果导致线性度误差。VIN不能大到会使开关关闭的程度，但必须足以使开关电阻保持低位，因为VIN的变化会影响VGS 从而导致导通电阻发生非线性变化，如下所示：

　　导通电阻的这种变化会使电流失衡，并使线性度下降。因此，乘法DAC上的电源电压不能减少太多。相反，基准电压超过AGND的值不得高于1V,以维持线性度。对于5V电源，当从1.25V基准电压变化至2.5V基准电压时，线性度将开始下降，如图7和图8所示。当电源电压降至3V时，线性度将完全崩溃，如图9所示。

　　图7. INL of IOUT 乘法DAC在反相模式下的INL,( VDD = 5 V, VREF = 1.25 V)

　　图8. INL of IOUT乘法DAC在反相模式下的INL(VDD = 5 V, VREF = 2.5 V)

　　图9. 乘法DAC在反相模式下的INL( VDD = 3 V, VREF = 2.5 V)

　　为了减少这种影响，AD5541A采用互补NMOS/PMOS开关，如图10所示。现在，开关的总导通电阻来自NMOS和PMOS开关的共同贡献。如前所示，NMOS开关的栅极电压由内部逻辑控制。内部产生的电压，VGN,设置理想栅极电压，以使NMOS的导通电阻与PMOS的相平衡。开关的大小通过代码调节，以使导通电阻随代码调节。因此，电流将上下调节，精度将得以维持。由于基准输入的阻抗随代码变化，因此，应通过低阻抗源驱动。

　　图10. 互补NMOS/PMOS开关

　　图11和图12所示为AD5541A在5 V和2.5 V基准电压下的INL性能。

　　图11. AD5541A的INL( VDD = 5.5 V, VREF = 5 V)

　　图12. AD5541A的INL( VDD = 5.5 V, VREF = 2.5 V)

　　如图13和图14所示，线性度在较宽的基准电压和电源电压下变化极小。DNL行为与INL类似。AD5541A线性度的额定范围以温度和电源电压为基础;基准电压可能从2.5V变化至电源电压。

　　图13. AD5541A INL与电源电压

　　图14. AD5541A INL与基准电压

　　AD5541A的更多详情

　　AD5541A串行输入、单电源、电压输出nanoDAC+数模转换器提供16位分辨率和±0.5LSB典型积分/微分非线性特性。特别适合将乘法DAC用于电压开关模式的应用。在额定温度范围和电源电压范围内均有优异表现，可实现出色的线性度，并可用于需要精密直流性能和快速建立时间的3V至5V系统。采用2V至电源电压范围内的外部基准电压时，无缓冲电压输出可以将60kΩ负载从0V驱动至VREF.该器件可以在1?s内建立至? LSB,噪声为11.8nV/√Hz,并具有低毛刺特性，非常适合部署在各种医疗、航空航天、通信和工业应用中。其3线式低功耗SPI串行接口能够以高达50 MHz时钟速率工作。AD5541A采用2.7V至5.5V单电源供电，功耗仅125?A.它提供8引脚和10引脚LFCSP及10引脚MSOP封装，额定温度范围为–40°C至+125°C,千片订量报价为6.25美元/片。

　　高速电流输出DAC缓冲器

　　变压器通常被认为是将高速电流输出DAC的互补输出转换为单端电压输出的最佳选择，因为变压器不会增加噪声，也不会消耗功率。尽管变压器在高频信号下表现良好，但它们无法处理许多仪表和医疗应用所需要的低频信号。这些应用要求一个低功耗、低失真、低噪声的高速放大器，以将互补电流转换成单端电压。此处展示的三个电路接受来自DAC的互补输出电流，并提供单端输出电压。将后两者的失真与变压器解决方案进行比较。

　　差分放大器： AD8129和AD8130差分转单端放大器(图15)用于第一个电路(图16)。它们在高频下具有极高的共模抑制性能。AD8129在增益为10或以上时保持稳定，而AD8130则在单位增益下保持稳定。它们的用户可调增益可以由， RF 和 RG.两个电阻的比值来设置。AD8129和AD8130在引脚1和引脚8上具有很高的输入阻抗，不受增益设置的影响。基准电压 (VREF, 引脚4)可以用来设置偏置电压，该偏置电压被乘以与差分输入电压相同的增益。

　　图15. AD8129/AD8130差动放大器

　　图16. 采用AD8129/AD8130的DAC缓冲器

　　方程1和方程2所示为放大器的输出电压与DAC的互补输出电流之间的关系。端接电阻RT,执行电流-电压转换;RF 与RG 之比决定了增益。 VREF 在方程2中被设为0.

　　在图16中，该电路采用一个四通道高速、低功耗、14位DAC,其中，互补电流输出级将提高速度，降低低功耗DAC的失真。

　　图17展示的是电路的无杂散动态范围(SFDR)，它是频率的函数，采用DAC和AD8129,其中，RF = 2k?, RG = 221?, RT = 100?, 且VO = 8Vp-p, 两个电源电压对应的不同值。此处选择了AD8129,因为它提供较大的输出信号，在G = 10时保持稳定，与AD8130相比，具有较高的增益带宽积。两种情况下，SFDR一般都要好于55dB,超过10MHz,在低电源电压下，约有>3dB的改善。

　　图17. DAC和AD8129的失真 VO = 8 V p-p

　　单位增益下的运算放大器： 第二个电路(图18)采用了一个高速放大器与两个 RT电阻。该放大器只是通过， RT将互补电流I1和 I2, 转换成单端输出电压， VO这个简单的电路不允许以放大器为增益模块放大信号。

　　图18. 采用运算放大器的简单差分到单端转换器

　　方程3所示为VO 与DAC输出电流之间的关系。失真数据通过与RT并联的5pF电容进行测量

　　为了展示这个电路的性能，DAC与ADA4857 和 ADA4817 运算放大器配对，其中T = 125? (and CT = CF = 5 pF与RT 并联，以实现稳定性和低通滤波)。单通道ADA4857-1和双通道ADA4857-2为单位增益稳定型、高速、电压反馈放大器，具有低失真、低噪声和高压摆率等特点。作为众多应用(包括超声、ATE、有源滤波器、ADC驱动器等)的理想解决方案，其带宽为850 MHz,压摆率为2800 V/μs,0.1%建立时间为10ns--全部都是在5mA的静态工作电流下实现。ADA4857-1和ADA4857-2具有宽工作电压范围(5V至10V)，特别适合需要宽动态范围、精密、高速度和低功耗的系统

　　ADA4817-1(单通道)和ADA4817-2(双通道)FastFET?放大器是具有FET输入的单位增益稳定、超高速电压反馈型运算放大器。它们采用ADI公司的专有超快速互补双极性(XFCB)工艺制造，具有超低的噪声(4nV/√Hz和2.5fA/√Hz)和极高的输入阻抗。其输入电容为1.3pF,最大失调电压为2mV,功耗低(19mA)，?3dB带宽较宽(1050MHz)，非常适合数据采集前端、光电二极管前置放大器以及其他宽带跨阻应用。它们具有5V至10V的宽电源电压范围，可采用单电源或双电源供电，适合包括有源滤波、ADC驱动和DAC缓冲在内的各种应用。

　　图19比较了该电路在VO = 500mV p-p 时相对于一个采用变压器的电路的失真和频率之间的关系。变压器的失真低于放大器，后者的增益在高频下不断下降，但采用变压器的失真却在低频下不断变差。在此，可在有限范围内实现接近90dB的SFDR,在高达10MHz时优于70dB.

　　图19. DAC、ADA4857和ADA4817的失真 VO = 500 mV p-p, RL = 1 k?

　　具有增益运算放大器： 第三个电路(图20)也使用了相同的高速运算放大器，但所含电阻网络拉远了放大器与DAC之间的距离，支持增益设置，并可以利用VREF1和 VREF2两个基准电压之一调整输出偏置电压。

　　图20. 支持增益和偏置功能的差分到单端转换

　　方程4定义了DAC输出电流与放大器输出电压在 VREF1 = VREF1 = 0. 时的关系。为了匹配DAC之外的放大器网络的输入阻抗RT1 和 RT2, 两个端接电阻必须单独设置，同时要考虑放大器的特性。

　　图21比较了放大器在这种配置下的失真以及变压器电路的失真。 RT1 = 143?, RT2 = 200 ?,RF = RG = 499?, CF = 5pF出于稳定性和高频滤波考虑--且 RL = 1k?. 在此ADA4817的性能可与变压器在高频下的性能相媲美，在最高70MHz时，其SFDR可维持在优于-70dBc的水平。与变压器相比，两个运算放大器都能维持出色的低频保真。

　　图21. DAC、ADA4817和ADA4857的失真 VO = 500 mV p-p

　　本文讨论了将低失真、低噪声、高速放大器用作DAC缓冲器的一些优势，并将其性能与变压器进行了比较。同时比较了采用两种不同架构的三类应用电路。数据显示，放大器在频率低于1MHz时的性能优于变压器，在频率不超过80 MHz时，非常接近变压器。在权衡考虑功耗和失真时，放大器的选择非常重要。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』