运放数据手册中的输出参数通常用一些根据合理数量的单位计算出的图来表示。数据手册中的图可以说是属于"线性"工作区，因为它们显示的是闭环工作条件下的典型特征。当然，大多数运放是在闭环条件下工作的，但是在某些特定的应用中，也需要在开环条件下工作。这意味着运放不能像通常那样，保持输入端之间的电压差为0。这是由于快速的输入变化要求运放的输出在很短的时间内改变。这就是说，环路是开放的，同时输出向最终值变化，在这段时间内，输入端之间会有一个很大的电压差。一旦达到最终的输出值，输入电压差又会再次减小到非常接近于0V(即输出电压除以运放很大的开环增益)。

　　像前面所解释的那样，一些运放由于架构的原因，在"开环"条件下能明显地提供更高的电流。但是在被用来在一个负载上维持一定量的电压摆幅这样的稳定正常的闭环条件下，输出电流能力必须在很小的输入过驱动电压条件下被确定。输入过驱动电压要大于运放输入级的输入失调电压，但不能太大，否则会影响电流能力。

　　为了得到输出特征图，制造商会使用开环或闭环结构进行测量。只要遵循输入过驱动电压的要求，得到的结果是相同的。如图3a所示，在测量开环输出电流时，待测器件(DUT)的输出连接一个可变的电流源(或电流沉)发生器(Go)，并由双电源供电。

　　图3：测量输出特征。

　　只需在输入端施加足够的差分电压，来克服输入失调电压并"产生"输出(对于源电流能力的测试，朝向正电源;对于输出阱电流的测试，朝向负电源)。此电压被称作"输入过驱动电压"(VID)。大多数运放需要大约20mV左右的输入过驱动电压来达到完全电流输出能力。为了支持较小的输出失真，在指定输出电流时，输入过驱动电压应小于+/-20mV。在这些条件下，输出电流源(电流阱)发生器可以在适当的范围内进行扫描，并且记录每个扫描点的输出电压。将输出电压(直接给出或是与之对应的电源电压之间的关系)与对应的发生器的输出电流画在图上，就得到了输出特征图。如果允许电流源(电流阱)发生器提供一个足够大的电流，最终得到的点的输出电压会精确地等于V+和V-之和的1/2(在电源对称的系统中就是地)。这一点对应的电流值就是数据手册上的"输出短路电流"，大多数运放的数据手册中通常会提供这个数值。如图1所示，输出短路电流大约为100mA，与之相对应的纵轴坐标为5V(对于+/-5V的电源)。

　　图3b中的设置与图3a中的相似，也能被用来测量输出特征。两种设置的差别在于，在图3b的电路中，DUT的环路通过RF和RG闭合。为了测量一个给定VOUT下的输出电流能力，需要设置适当的VIN来得到所需的VOUT。Go会一直增大直到达到所需的输入过驱动电压(VID)(通常小于+/-20mV，并大于输入失调电压，其值可以通过VOUT的下降(ΔVOUT)测得)。RF和RG的数值已知情况下，输入过驱动电压(VID)与VOUT下降之间的关系为：

　　VID= ( VOUT/(1+RF/RG)，其中( VOUT是由于Go增大所引起的VOUT的变化

　　例如，当RF=10K、RG=1K时，如果Vin =-0.3V，则输出将为3V。所需的20mV的输入过驱动电压对应于由Go的电流变化所引起的输出电压220mV{=20mV * (1+10)= 220mV}的改变，或VOUT= 2.78V。

　　值得注意的是，一些专门为低功耗应用所设计的高压摆率的电压反馈运放，在前端使用了"压摆率增强"电路。这样能使运放节省功耗，并产生高速的大信号输出摆幅(换句话说就是高压摆率)。例如美国国家半导体公司的两款高速运放LM7171和LMH6657。为了达到上述目的，大输入摆幅增加了向内部补偿节点的电容所提供的电流，这一电容通常是用来限制运放压摆率的。因此，这一类器件的压摆率与输入过驱动电压相关。

　　图4：LMH6657的压摆率与输入过驱动电压的关系反映出压摆率的增强。

　　图4是LMH6657数据手册中所给出的压摆率与输入过驱动电压的函数关系。

　　因此，在输入过驱动电压和输出压摆率较大的情况下，这类器件的输出电流能力也得到了提高。

　　图5：两个不同的输入过驱动电压下，LMH6657的输出提供电流特征。

　　图5显示了在两个不同的输入过驱动电压下，LMH6657的输出提供电流能力(IOUT)与输出电压之间的关系，从中可以看出，较大的输入过驱动电压增大了输出电流(图中表现为对于相同的IOUT，输出电压到电源电压的余量要小)。这里没有给出接受电流特征，但结果是相似的。

　　与常规的电压反馈运放相比，更需要确保这类器件的输出特征被正确地理解。通过增大输入过驱动电压能够得到额外的输出驱动能力。但是，当进行像在负载上维持一个稳态摆幅这样的失真很小的闭环工作时，却需要很小的输入过驱动电压(前面已经提到过

　　电流反馈(CFB)运放的输出特征的测量方法与上面所给出的方法十分相似。图6显示了进行这一测量时所使用的设置。

　　图6：测量CFB运放的输出特征。

　　CFB的结构是由一个位于正向和反向输入端之间增益为1的缓存器构成的，电阻RG使得电流能够流过反向端口。设置VIN的值大于输入失调电压，电流就会从反向输入端口流出，并且输出会向正电源电压V+增长(即会尽可能地靠近V+)。像前面所解释的电压反馈(VFB)运放的情况一样，电流发生器Go会对一系列适合DUT的电流值进行扫描，得到输出提供电流能力与输出电压之间的关系。通过颠倒VIN的极性并将Go设置成向DUT的输出管脚提供电流，就能够确定接受电流能力。注意，对于CFB结构，输入过驱动电压对于输出特征的影响比VFB结构要小。

　　输出能力和运放的宏模型：

　　美国国家半导体公司向用户提供的Pspice宏模型，能够很好地预测运放的许多参数，输出特征是其中之一。对于我们一直在讨论的LMH6642，图7给出了由美国国家半导体公司的Pspice模型所预测的输出特征。

　　在建立Pspice宏模型时，我们力图使图7中所示的模型曲线与图1中所示的典型的器件特性相符合。但是，仔细观察就会发现，图7中的曲线与图1中的典型特征曲线相比还是过于理想化。对于我们努力想要建模的参数来说，Pspice宏模型只能提供"有限的"精度。此外，通常而言，Pspice的输出电流模型，没有包括内置压摆率增强特性的器件中过度的输入过驱动电压会增强输出驱动能力的效应。

　　只要运放的宏模型中包括了这一行为，使用Pspice模拟能够直接快速地估计出一系列电阻负载上的输出电压摆幅(而不是像图7中显示的输出能力)。当LMH6642工作于图1A所示的电路条件下，附录B中所示的Pspice仿真文件是一种得到一系列电阻负载上的最大输出摆幅的可行方法(电阻范围为60~100欧姆，步长为10欧姆)。图8显示了Pspice所产生的结果图。

　　从这幅图中，设计者能够直接读取所指定的不同负载的输出电压摆幅，并画出如图9所示的摆幅与负载的关系图。对于一个100欧姆的负载，将Pspice所预测的9.48V的摆幅(如图9所示)与前面的迭代分析所预测的8.75V(如表1所示)的摆幅进行比较。当将Pspice的结果与数据表上的典型规格进行比较时，出现大约8%的差距是很普遍的情况。