×
模拟电路设计 > 详情

2812片内ADC采样时间计算

发布时间:2020-07-01 发布时间:
|

1)序列采样模式(SMODE = 0)

[attach]12497[/attach]

Td(从事件触发到采样的延迟时间) = 2.5Tc;

TSH(采样保持/读取宽度) = (1 + Acqps) * Tc;

Td(sch_n)(第一个结果出现在结果寄存器的延迟时间)= 4Tc;

Td(sch_n+1)(后续结果出现在结果寄存器的延迟时间) = (2 + Acqps) * Tc;

完成一个SEQ总的耗时:

T = [(2.5 + 1 + Acqps + 4 + N(2 + Acqps)] * Tc = [2N + 7.5 +(N + 1)Acqps]Tc;其中Tc为采样时钟周期,N为MAX_CONV;

本人ADC配置为:Acqps = 1;ADCCLK = 7.5Mhz;双序列发生器模式,SEQ1,最大通道数为8(MAX_CONV = 7,即N = 7);

计算结果为:T = 4us;

级联序列发生器模式时,计算结果类推。

2)同步采样模式(SMODE = 1)

[attach]12498[/attach]

此模式下Td及TSH与前种模式相同,而:

T(schA0_n)(A通道第一个结果出现在结果寄存器的延迟时间) = 4Tc;

T(schB0_n)(B通道第一个结果出现在结果寄存器的延迟时间) = 5Tc;

T(schA0_n+1)(A通道后续结果出现在结果寄存器的延迟时间) = (3 + Acqps) * Tc;

T(schB0_n+1)(B通道后续结果出现在结果寄存器的延迟时间) = (3 + Acqps) * Tc;

完成一个SEQ总的耗时:

T = [(2.5 + 1 + Acqps + 5 + N(3 + Acqps)] * Tc = [3N + 8.5 +(N + 1)Acqps]Tc;其中Tc为采样时钟周期,N为MAX_CONV;

按上述ADC配置:Acqps = 1;ADCCLK = 7.5Mhz;双序列发生器模式,SEQ1,最大通道数为8(MAX_CONV = 7,即N = 7)



『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
基于二极管或者MOS管的反向保护电路设计