带有增益提高技术的高速CMOS运算放大器设计-EDA365

模拟电子 > 模拟器件 > 详情

带有增益提高技术的高速CMOS运算放大器设计

发布时间：

设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25 μm CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V/μs，达到0.1%的稳定精度的建立时间只需4 ns，共模抑制比153 dB。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

上一篇:恩智浦推出业界最低功率Ku-波段降频转换器下一篇:富士通半导体推出CMOS 转换器解决方案系列之首款28nm ADC 产品

热门文章更多

Diodes 1MHz.2A直流-直流降压转换器

带有增益提高技术的高速CMOS运算放大器设计

相关推荐