研发资源 > 标签 > SmartCompile
|相关技术

利用SmartCompile和赛灵思的设计工具进行设计保存(07-100)

 发布时间：2020-07-02
在FPGA环境下.设计保存实施比较复杂.需要保存的事项包括:一项设计的HDL描述.一个模块的综合网表.约束文件内的布局信息.以及在局部比特文件中的配置数据.赛灵思集成软件环境ISE 9.1i 软件以新的SmartCompile技 ...<全部>
  • 47
上一个 下一个
|最新活动
第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场
|相关标签
|热门文章
利用SmartCompile和赛灵思的设计工具进行设计保存(07-100)

技术

硬件开发 EMC IC封装设计 射频RF 单片机IMCU 信号完整性 FPGA 电源 PCB设计 物联网 PCB工艺 PCBA

阅读

电子汇 最新资讯 EDA365原创吧

资源

公开课 研讨会 在线计算器

互动

论坛 外包
电巢APP下载电巢APP下载
关于我们 ｜ 手机版 ｜ EDA365电子论坛网 (粤ICP备18020198号)
GMT, 2020-03-13 09:00 , Processed in 0.109375 second(s), 13 queries , Gzip On.