累加-EDA365

研发资源 > 标签 > 累加

|相关技术

利用可编程逻辑器件设计有限冲激响应滤波器

发布时间：2020-11-05

1 引言一个模拟集成运算放大器可实现一个二阶滤波器.高阶滤波器可由二阶滤波器串联而成.然而.无源元器件实现滤波器的误差值为1．5%或更高.这需要提高元器件的性能.滤波器的典型的调试方法是不断的更换元 ...<全部>

模拟器件

|

169

基于XC2V1000型FPGA的FIR抽取滤波器的设计

发布时间：2020-07-01

1 引言抽取滤波器广泛应用在数字接收领域.是数字下变频器的核心部分.目前.抽取滤波器的实现方法有3种:单片通用数字滤波器集成电路.DSP和可编程逻辑器件.使用单片通用数字滤波器很方便.但字长和阶数的规格 ...<全部>

DSP系统

|

38

整合MCU和DSP优势的DSC推动绿色革命

发布时间：2020-06-30

数字信号控制器(DSC)是一种集微控制器(MCU)和数字信号处理器(DSP)专长于一身的新型处理器.与MCU一样.DSC具有快速中断响应.提供面向控制的外设(如脉宽调制器和看门狗定时器).用C编程等特性.DSC还集成了诸如单周 ...<全部>

DSP系统

|

134

基于FPGA的高速FIR数字滤波器的设计

发布时间：2020-06-30

1 引言目前FIR滤波器的实现方法主要有3种:利用单片通用数字滤波器集成电路.DSP器件和可编程逻辑器件实现.单片通用数字滤波器使用方便.但由于字长和阶数的规格较少.不能完全满足实际需要.使用DSP器件实现虽然 ...<全部>

DSP系统

|

72

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

基于XC2V1000型FPGA的FIR抽取滤波器的设计

基于FPGA的高速FIR数字滤波器的设计

利用可编程逻辑器件设计有限冲激响应滤波器

整合MCU和DSP优势的DSC推动绿色革命