设计-EDA365

研发资源 > 标签 > 设计

ISP技术在电子钟设计中的而应用

1ISP技术在系统编程(In-System-Programming.ISP)技术是美国Lattice半导体公司首先提出来的一种能在产品设计.制造过程中的每个环节具有对其器件.电路或整个数字系统的逻辑和功能随时进行组态或重组能力的最新技术...

嵌入式开发

|

发布时间：2020-06-22

利用I/O模拟多路复用器PSoC简化传感器控制设计

CY8C21×34可编程系统级芯片(PSoC)混合信号阵列具有一个I/O模拟多路复用器.由于每个引脚都可以被用作一个模拟输入.因此采用单个SoC便能够轻松实现需要大量不同类型传感器的控制应用.本文介绍了在多种传感器控制应...

嵌入式开发

|

发布时间：2020-06-22

基于Xilinx 和FPGA的DDR2 SDRAM存储器接口控制器的设计

本白皮书讨论各种存储器接口控制器设计所面临的挑战和Xilinx的解决方案.同时也说明如何使用Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用(从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2SDRAM这样的更高性...

嵌入式开发

|

发布时间：2020-06-22

基于C8051F131设计的RFID阅读器的信号处理电路设计

0 引言基于SAW(Surface Acoustic Wave)标签的RFID系统采用了先进微电子加工技术制造的SAW器件.具有体积小.重量轻.批量成本低.可靠性高.识别距离远.多功能等优点.与基于IC标签的RFID系统有很好的互补性.尤其...

嵌入式开发

|

发布时间：2020-06-22

基于NIOSⅡ的LCD控制器和矩阵键盘的IP核的设计方法

0 引言NIOSⅡ是Altera公司推出的第二代IP软核处理器.它与其他IP核可构成SOPC系统的主要部分.Altera SOPC Builder提供有NiosⅡ处理器及一些常用外设接口.因此.对于一些库中没有提供的模块.用户就可以自己定义添加...

嵌入式开发

|

发布时间：2020-06-22

基于MachXO设计的PLD控制开发技术

MachXOPLD是非易失的可以无限次重新配置的可编逻辑器件PLD).具有256-2280个查找表(LUT).73-271个I/O.多达27.6Kb sysMEM嵌入区块RAM.多达7.7Kb分布式RAM.可编程的sysIO™缓冲器支持LVCMOS 3.3/2.5/1.8/1.5/1.2...

嵌入式开发

|

发布时间：2020-06-22

基于AS3676设计的LED照明管理技术

AS3676是高度集成的CMOS功率和照明管理单元,适嗯移动手机或其它以一节锂离子电池或3节NiMH 电池供电的设备.它集成了一个用于白背景光LED的升压DC/DC转换器,一个大功率电荷泵,一个ADC,13个电流沉,LED功能测试,一个两...

嵌入式开发

|

发布时间：2020-06-22

基于VHDL和发接复用器的SDH系统设计及FPGA仿真

针对目前国内SDH系统中还没有一个专门的E1分接复用芯征.本文介绍一种用高级硬件描述语言VHDL及状态转移图完成该发接复用器的设计的新型设计方法及其FPGA实现.并给出了用Xilinx FoundaTIon tools EDA软件设计的电路...

嵌入式开发

|

发布时间：2020-06-22

基于BCM5615和BCM5615的EPON系统ONU设计

ONU硬件系统设计系统硬件由嵌入式控制模块和网络交换模块两部分构成.嵌入式控制模块是ONU的控制和管理核心.它为嵌入式Linux操作系统的运行提供硬件平台.通过它来实现对网络交换模块的控制与配置.实现网络交换模...

嵌入式开发

|

发布时间：2020-06-22

基于LatticeXP2设计的FPGA标准评估技术

LatticeXP2器件包括基于查找表(LUT)的FPGA以及非易失闪存单元(flexiFLASH).LatticeXP2系列器件的LUT从5K到40K.分布是RAM从10K到83Kb.EBR SRAM从166Kb到885Kb.EBR SRAM区块从9到48个.sysDSP从3个到8个.18x1...

嵌入式开发

|

发布时间：2020-06-22

首页上一页 242 243 244 245 246 247 248 下一页尾页

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

|相关标签

|热门文章

单片机检测交流电掉电程序（数码分段开关）

基于MPC5125设计的低功耗MCU开发技术

基于高速定点FFT算法的FPGA设计方案

基于ARM的低功耗语音去噪系统设计

基于EP1C3T144C8的FPGA的开发板设计