《全球精品发布会》首期圆满落幕,库觅燃爆全场!
基于FPGA的高等级视频监控系统搭建 全视频帧速率下的高分辨率(HD)安全监控处理系统对处理器件的要求越来越高.单芯片DSP处理已经无法适应.多芯片.多核或者CPU+DSP的方式虽然在某些情况下能够满足需求.但其在PCB成本.系统资源占用以及系统稳定性等
FPGA在抢答器设计中的应用要点 抢答器在各类竞赛中的必备设备.有单路输入的.也有组输入方式.本设计以FPGA 为基础设计了有三组输入(每组三人).具有抢答计时控制.能够对各抢答小组成绩进行相应加减操作的通用型抢答器,现行的抢答器中主要有
基于Verilog HDL的RS-232串口通信在CPLD上的实现 CPLD(Complex Programable Logic Device)是一种复杂的用户可编程逻辑器件.采用连续连接结构.延时可预测.从而使电路仿真更加准确.CPLD是标准的大规模集成电路产品.可用于各种数字逻辑系统的设计.开发工具Quartu
基于FPGA的实时数字化光纤传输系统的设计与实现 在电子设计领域中.通常要对多路宽带信号进行实时采集.处理和传输.传统的信号采集传输系统.采用专用集成电路控制A/D转换器等外围电路.由于专用集成电路时钟频率低.灵活性差.实时性低.传输速度慢.通用性差等
ISSP结构化ASIC解决方案浅析 结构化专用集成电路(structured ASIC)对设计工程师而言还是一个新名词.然而目前已经有多家公司正计划涉足这一领域.快速硅解决方案平台(ISSP)是一种结构化ASIC解决方案.该技术适合于高速ASIC设计.这是因为ISSP可
采用EDA或FPGA实现IP保护 1 引言随着电路规模不断扩大.以及竞争带来的上市时间的压力.越来越多的电路设计者开始利用设计良好的.经反复验证的电路功能模块来加快设计进程.这些电路功能模块被称为IP(Intellectual Property)核.IP核由相应
在FPGA设计环境中加时序约束的技巧 在给FPGA做逻辑综合和布局布线时.需要在工具中设定时序的约束.通常.在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器.从寄存器到寄存器.从寄存器到输出.从输入到输出的纯组合逻辑.通常.需要对这