——翻译自DDC官网

美国数据设备公司（DDC）推出首个用于太空领域的CCGA封装的抗辐射DDR2 SDRAM，此款产品是对DDC高密度空间级陶瓷密封存储器的最新补充，其中包括闪存NAND/NOR、SDRAM、SRAM和EEPROM解决方案。新款DDR2(97D2H)在一个紧凑的CCGA封装中提供高达8GB的SDRAM，为长期使用和易于设计提供了一个高度可靠和灵活的内存解决方案。密封陶瓷封装的辐射容错剂量TID(>100 krad orbit/mission dependent)，以及在单粒子效应中(无闩锁效应[1])提供了出色的辐射耐受能力，而通用封装提供多种密度和数据宽度选项，以简化电路板设计、系统集成和错误纠正。

特点:

·高性能

提供更高速度的SDRAM (400mhz)，以增加内存吞吐量和最大限度地提高应用程序效率

·高可靠性

密封陶瓷CCGA封装，使用时间长、易于设计；

出色的辐射耐受容错量(>100 krad** dependent on mission)和单粒子效应（无闩锁效应）；

完整的模具批次可追溯性和模具批次TID测试可确保每个零件的一致，可靠的性能；从“工程类”到“飞行类”的筛选流程提供了多种选择，使用户的预算任务需求上得到相应的匹配；

灵活性的设计/易用性

适用于多种密度和数据宽度的通用紧凑型封装，简化了电路板设计和系统集成；

在单独的CCGA封装中最多可达8GB，占用空间小(1.1英寸x 0.717英寸)和325 in)；

宽数据总线选项(x8, x16, x32, x48, x64, x80)，用于简单的连接到抗辐射的 FPGA, ASIC和处理器，支持实现各种纠错方案；

“DDC的密封陶瓷DDR2代表了下一代空间级SDRAM，提供了最高辐射容错(>100 krad)，同时具有广泛的数据总线选项。”——DDC业务经理Dan Veenstra介绍。

[1] Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流；随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大；Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路；Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一。