1. ARM中一些常见英文缩写解释

MSB：最高有效位；

LSB：最低有效位；

AHB：先进的高性能总线；

VPB：连接片内外设功能的VLSI外设总线；

EMC：外部存储器控制器；

MAM：存储器加速模块；

VIC：向量中断控制器；

SPI：全双工串行接口；

CAN：控制器局域网，一种串行通讯协议；

PWM：脉宽调制器；

ETM：嵌入式跟踪宏；

CPSR：当前程式状态寄存器；

SPSR：程式保护状态寄存器；

2. MAM 使用注意事项：

答：当改动MAM定时值时，必须先通过向MAMCR写入0来关闭MAM，然后将新值写入MAMTIM。最后，将需要的操作模式的对应值写入MAMCR，再次打开MAM。

对于低于20MHz的系统时钟，MAMTIM 设定为001。对于20MHz到40MHz之间的系统时钟，建议将Flash访问时间设定为2cclk，而在高于40MHz的系统时钟下，建议使用3cclk。

3. VIC 使用注意事项

答： 如果在片内RAM当中运行代码并且应用程式需要调用中断，那么必须将中断向量重新映射到Flash地址0x0。这样做是因为所有的异常向量都位于地址 0x0及以上。通过将寄存器MEMMAP（位于系统控制模块当中）设置为用户RAM模式来实现这一点。用户代码被连接以便使中断向量表装载到0x4000 0000。

4. ARM启动代码设计

答：ARM启动代码直接面对处理器内核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括：

01、中断向量表

02、初始化存储器系统

03、初始化堆栈初始化有特别需求的端口、设备

04、初始化用户程式执行环境

05、改动处理器模式

06、呼叫主应用程式

5. IRQ 和 FIQ 之间的差别

答： IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于FIQ必须尽快处理你的事情并离开这个模式。IRQ 能被 FIQ 所中断，但

IRQ 不能中断 FIQ。为了使FIQ更快，所以这种模式有更多的影子寄存器。FIQ不能调用SWI（软件中断）。FIQ还必须禁用中断。如果一个FIQ 例程必须重新启用中断，则他太慢了，并应该是 IRQ 而不是 FIQ。

6.ARM处理器对异常中断的响应过程

答：ARM处理器对异常中断的响应过程如下所述：

01、保存处理器当前状态、中断屏蔽位及各条件标志位；

02、设置当前程式状态寄存器CPSR中的相应位；

03、将寄存器lr_mode设置成返回地址；

04、将程式计数器值PC，设置成该异常中断的中断向量地址，跳转到相应异常中断处执行。

7. ARM指令和Thumb指令的差别

答： 在ARM体系结构中，ARM指令集中的指令是32位的指令，其执行效率非常高。对于存储系统数据总线为16位的应用系统，ARM体系提供了Thumb指令集。Thumb指令集是对ARM指令集的一个子集重新编码得到的，指令长度为16位。通常在处理器执行ARM程式时，称处理器处于ARM状态；当处理器执行Thumb程式时，称处理器处于Thumb状态。Thumb指令集并没有改动ARM体系地层的程式设计模型，只是在该模型上加上了一些限制条件。Thumb指令集中的数据处理指令的操作数仍然为32位，指令寻址地址也是32位的。

8. 什么是ATPCS

答：为了使独立编译的C语言程式和汇编程式之间能够相互调用，必须为子程式之间的调用规定一定的规则。ATPCS就是ARM程式和Thumb程式中子程式调用的基本规则。这些规则包括寄存器使用规则，数据栈的使用规则，参数的传递规则等。

9. ARM程式和Thumb程式混合使用的场合

答：通常，Thumb程式比ARM程式更加紧凑，而且对于内存为8位或16位的系统，使用Thumb程式效率更高。不过，在下面一些场合下，程式必须运行在ARM状态，这时就需要混合使用ARM和Thumb程式。

01、强调速度的场合，应该使用ARM程式；

02、有些功能只能由ARM程式完成。如：使用或禁止异常中断；

03、当处理器进入异常中断处理程式时，程式状态转换到ARM状态，即在异常中断处理程式入口的一些指令是ARM指令，然后根据需要程式能转换到Thumb状态，在异常中断程式返回前，程式再转换到ARM状态。

04、ARM处理器总是从ARM状态开始执行。因而，如果要在调试器中运行Thumb程式，必须为该Thumb程式添加一个ARM程式头，然后再转换到Thumb状态，执行Thumb程式。

10. ARM处理器运行模式

答：ARM微处理器支持7种运行模式，分别为：

01、用户模式（usr）：ARM处理器正常的程式执行状态；

02、快速中断模式（fiq）：用于高速数据传输或通道管理；

03、外部中断模式（irq）：用于通用的中断处理；

04、管理模式（svc）：操作系统使用的保护模式；

05、数据访问终止模式（abt）：当数据或指令预取终止时进入该模式，用于虚拟存储及存储保护；

06、系统模式（sys）：运行具有特权的操作系统任务；

07、未定义指令中止模式（und）：当未定义指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。

11. ARM体系结构所支持的异常类型

答：ARM体系结构所支持的异常和具体含义如下（圈里面的数字表示优先级）：

01、复位①：当处理器的复位电平有效时，产生复位异常，程式跳转到复位异常处执行（异常向量：0x0000,0000）；

02、未定义指令⑥：当ARM处理器或协处理器遇见不能处理的指令时，产生为定义异常。可使用该异常机制进行软件仿真（异常向量：0x0000,0004）；

03、软件中断⑥：有执行SWI指令产生，可用于用户模式下程式调用特权操作指令。可使用该异常机制实现系统功能调用（异常向量：0x0000,0008）；

04、指令预取中止⑤：若处理器的预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，当预取指令被执行时，才会产生指令预取中止异常（异常向量：0x0000,000C）；

05、数据中止②：若处理器数据访问的指令的地址不存在，或该地址不允许当前指令访问，产生数据中止异常（异常向量：0x0000,0010）；

06、IRQ④（外部中断请求）：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设能该异常请求中断服务（异常向量：0x0000,0018）；

07、FIQ③（快速中断请求）：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常（异常向量：0x0000,001C）。

说明：其中异常向量0x0000,0014为保留的异常向量。

12. ARM体系结构的存储器格式

答：ARM体系结构的存储器格式有如下两种：

01、大端格式：字数据的高字节存储在低地址中，字数据的低字节存放在高地址中；

02、小端格式：和大端存储格式相反，高地址存放数据的高字节，低地址存放数据的低字节。

13. ARM寄存器总结：

01、ARM有16个32位的寄存器（r0到r15）。

02、r15充当程式寄存器PC，r14（link register）存储子程式的返回地址，r13存储的是堆栈地址。

03、ARM有一个当前程式状态寄存器：CPSR。

04、一些寄存器（r13，r14）在异常发生时会产生新的instances，比如IRQ处理器模式，这时处理器使用r13_irq和r14_irq

05、ARM的子程式调用是非常快的，因为子程式的返回地址不必存放在堆栈中。

14. 存储器重新映射的原因：

01、使Flash存储器中的FIQ处理程式不必考虑因为重新映射所导致的存储器边界问题；

02、用来处理代码空间中段边界仲裁的SRAM和Boot Block向量的使用大大减少；

03、为超过单字转移指令范围的跳转提供空间来保存常量。

ARM中的重映射是指在程式执行过程中通过写某个功能寄存器位操作达到重新分配其存储器地址空间的映射。一个典型的应用就是应用程式存储在 Flash/ROM中，初始这些存储器地址是从0开始的，但这些存储器的读时间比SRAM/DRAM长，造成其内部执行频率不高，故一般在前面一段程式将 代码搬移到SRAM/DRAM中去，然后重新映射存储器空间，将相应SRAM/DRAM映射到地址0，重新执行程式可达到高速运行的目的。

15. 存储异常向量表中程式跳转使用LDR指令，而不使用B指令的原因：

01、LDR指令能全地址范围跳转，而B指令只能在前后32MB范围内跳转；

02、芯片具有Remap功能。当向量表位于内部RAM或外部存储器中，用B指令不能跳转到正确的位置。

16. 锁相环（PLL）注意要点：

01、PLL在芯片复位或进入掉电模式时被关闭并旁路，在掉电唤醒后不会自动恢复PLL的设定；

02、PLL只能通过软件使能；

03、PLL在激活后必须等待其锁定，然后才能连接；

04、PLL如果设置不当将会导致芯片的错误操作。

17. ARM7和ARM9的差别：

01、ARM7内核是0.9MIPS/MHz的三级流水线和冯•诺伊曼结构；ARM9内核是五级流水线，提供1.1MIPS/MHz的哈佛结构。

02、ARM7没有MMU，ARM720T是MMU的；ARM9是有MMU的，ARM940T只有Memory protection unit.不是个完整的MMU。

03、ARM7TDMI提供了非常好的性能??功耗比。他包含了Thumb指令集快速乘法指令和ICE调试技术的内核。ARM9的时钟频率比ARM7更高，采用哈佛结构区分了数据总线和指令总线。

18. VIC的基本操作如下：

答： 设置IRQ/FIQ中断，若是IRQ中断则能设置为向量中断并分配中断优先级，否则为非向量IRQ。然后能设置中断允许，及向量中断对应地址或非向 量中断默认地址。当有中断后，若是IRQ中断，则能读取向量地址寄存器，然后跳转到相应的代码。当要退出中断时，对向量地址寄存器写0，通知VIC中断 结束。当发生中断时，处理器将会转换