相应寄存器中的内容。

ARM状态，此时处理器执行32位对齐的ARM指令；BX指令，当操作数寄存器最低位为0时，进入ARM状态。

Thumb，此时处理器执行16位对齐的Thumb指令。BX指令，当操作数寄存器最低位为1时，进入Thumb状态。

BX(Branch Exchange)：BX Rn;   ##其中Rn可以是R0-R15中的任意一个。指令通过将寄存器Rn的内容拷贝到程序计数器PC

                                  来完成4Gbyte的地址空间的跳转。

在进入异常中断后，ARM内核会自动切换到ARM状态，所以在异常中断处理程序入口的是ARM指令，如果需要切换到Thumb状态

       必须在异常中断返回前，切换到ARM工作状态。当处理器在Thumb状态下发生异常时，返回后，自动切换到Thumb状态。

ARM处理器总是从ARM工作状态开始的。

ARM处理器的7中工作模式：

USE模式：正常用户模式。

FIQ模式：快速中断模式，支持高速数据传输。

IRQ模式：普通中断模式。

SVC模式：Supervisor模式，操作系统保护模式，处理软件中断swi，reset.

ABT模式：数据，指令中止模式。

UND模式：未定义模式，支持软件仿真。

SYS模式：系统模式，运行特权操作系统任务。

除用户模式之外的6中模式称为特权模式，特权模式下，程序可以访问所有的系统资源，可以任意的进行处理器模式的切换。

用户模式下不能访问一些受操作系统保护的系统资源，不能直接进行处理器模式切换，需要由应用程序产生异常处理。

特权模式中，除系统模式之外的5种模式称为异常模式。

FIQ要比IRQ的响应快很多，首先FIQ的优先级比较高，再次ARM的FIQ会有自己更多的寄存器，由ARM自动保存。

异常处理过程：将下一条指令存入LR寄存器，CPSR赋值到SPSR，强制设置CPSR运行位，跳转到异常处理函数。

                    返回：将LR中的值减相应的偏移量送到PC中，将SPSR的值到CPSR中。

异常向量表：0x0_0复位Reset，进入SVC模式。

                 0x0_4未定义指令，进入UND模式。

                 0x0_8软件中断，进入SVC模式。

                 0x0_C中止指令，进入ABT模式。

                 0x0_0010中止数据，进入ABT模式。

                 0x0_0014保留

                 0x0_0018IRQ中断，进入IRQ模式。

                 0x0_001CFIQ中断，进入FIQ模式。

ARM处理器中一共有37个寄存器。分别有31个通用寄存器：R0-R15, R13_svc, R14_svc, R13_abt, R14_abt, R13_und,

      R14_und, R13_irq, R14_irq, R8_frq-R14_frq。

                                            6个状态寄存器：CPSR, SPSR_svc, SPSR_abt, SPSR_und, SPSR_irq, SPSR_fiq。

R13通常用作堆栈指针。R14通常用作子程序连接。

CPSR当前程序状态寄存器。SPSR备份程序状态寄存器。

31--28：NZCV（Negative Zero Carry Overflow）

278：Reserve

7-5：IFT（IRQ disable FIQ disable State bit）

4-0：Mode bits

0b10用户模式，0b11FIQ模式，0b10010IRQ模式，0b10011SVC模式，0b10ABT模式，

0b11011UND模式，0b11SYS模式。

question:为什么会根据Rn的最低位来切换状态呢，最低位是1表示8位对齐而不是16位啊。难道arm本身是16位地址对齐？？