展讯采用Cadence Innovus设计实现系统加速设计效率-EDA365

嵌入式 > 电路设计 > 详情

展讯采用Cadence Innovus设计实现系统加速设计效率

发布时间：

2015年3月10日美国加州圣何塞 - Cadence（Cadence Design Systems, Inc.）今天宣布，展讯通信（上海）有限公司（Spreadtrum Communications (Shanghai) Co., Ltd., ）采用全新的Cadence® Innovus™ 设计实现系统，大幅缩短了数百万级的28纳米IP模块的周转时间（TAT），同时达成其功耗、性能和面积的（PPA）目标。相比于使用其原先的方案，Innovus方案极大地减少了展讯这个IP模块的周转时间，同时仍满足原定的PPA目标。

展讯项目运行速度的提升和产能的增益源于Innovus设计实现系统最新的GigaPlace布局引擎，使用该引擎高品质的布局优化和先进的的全流程多线程技术而实现快速收敛。多线程技术贯穿整个Innovus设计流程，使当今设计服务器领域常用的8核和16核CPU机器实现最佳的产能。

“和原先的解决方案相比较，Innovus设计实现系统大幅提升了展讯一个数百万级、关键IP核的运行速度。”展讯通信ASIC副总裁Robin Lu表示：“通过运行时间的提升，每天能实现超过一百万级的运行能力，使展讯在竞争日益激烈的移动设备市场上能自信地推行激进的产品交付计划，并仍然保证交付的卓越品质。”

“展讯的项目堪称为移动设备领域中最复杂的设计，这个市场中，市场窗口非常短暂，以快速的周转时间实现极具挑战的PPA目标尤为重要。” Cadence数字与Signoff事业部资深副总裁Anirudh Devgan博士表示：“Innovus设计实现系统通过提供卓越的起始布局、利用它大量的多线程优化引擎，在最佳的时间内达成功耗、性能和设计面积的目标，从而令这些复杂的设计得以加速实现。

Innovus设计实现系统是新一代的物理设计实现解决方案，它使系统芯片（SoC）开发人员能够交付最佳PPA标准的高品质设计，并且缩短上市时间。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』