研发技术 > 接口总线驱动 > 详情

时域与频域都是啥?这里有详细解答

发布时间:2023-11-28 发布时间:
|

  时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随着时间的变化。 若考虑离散时间,时域中的函数或信号,在各个离散时间点的数值均为已知。若考虑连续时间,则函数或信号在任意时间的数值均为已知。 在研究时域的信号时,常会用示波器将信号转换为其时域的波形。

  频域frequency domain 是描述信号在频率方面特性时用到的一种坐标系。对任何一个事物的描述都需要从多个方面进行,每一方面的描述仅为我们认识这个事物提供部分的信息。例如,眼前有一辆汽车,我可以这样描述它方面1:颜色,长度,高度。方面2:排量,品牌,价格。而对于一个信号来说,它也有很多方面的特性。如信号强度随时间的变化规律(时域特性),信号是由哪些单一频率的信号合成的(频域特性)。

  时域time domain

  在分析研究问题时,以时间作基本变量的范围。

  时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随着时间的变化。

  若考虑离散时间,时域中的函数或信号,在各个离散时间点的数值均为已知。若考虑连续时间,则函数或信号在任意时间的数值均为已知。

  在研究时域的信号时,常会用示波器将信号转换为其时域的波形。

  时域是真实世界,是惟一实际存在的域。因为我们的经历都是在时域中发展和验证的,已经习惯于事件按时间的先后顺序地发生。而评估数字产品的性能时,通常在时域中进行分析,因为产品的性能最终就是在时域中测量的。如下图2.1所示的时钟波形。

  

  时钟波形

  图2.1 典型的时钟波形

  由上图可知,时钟波形的两个重要参数是时钟周期和上升时间。图中标明了1GHz时钟信号的时钟周期和10-90上升时间。下降时间一般要比上升时间短一些,有时会出现更多的噪声。

  时钟周期就是时钟循环重复一次的时间间隔,通常用ns度量。时钟频率Fclock,即1秒钟内时钟循环的次数,是时钟周期Tclock的倒数。

  Fclock=1/Tclock

  上升时间与信号从低电平跳变到高电平所经历的时间有关,通常有两种定义。一种是10-90上升时间,指信号从终值的10%跳变到90%所经历的时间。这通常是一种默认的表达方式,可以从波形的时域图上直接读出。第二种定义方式是20-80上升时间,这是指从终值的20%跳变到80%所经历的时间。

  时域波形的下降时间也有一个相应的值。根据逻辑系列可知,下降时间通常要比上升时间短一些,这是由典型CMOS输出驱动器的设计造成的。在典型的输出驱动器中,p管和n管在电源轨道Vcc和Vss间是串联的,输出连在这个两个管子的中间。在任一时间,只有一个晶体管导通,至于是哪一个管子导通取决于输出的高或低状态。

  频域frequency domain在分析问题时,以频率作为基本变量。

  频域frequencydomain 是描述信号在频率方面特性时用到的一种坐标系。对任何一个事物的描述都需要从多个方面进行,每一方面的描述仅为我们认识这个事物提供部分的信息。例如,眼前有一辆汽车,我可以这样描述它方面1:颜色,长度,高度。方面2:排量,品牌,价格。而对于一个信号来说,它也有很多方面的特性。如信号强度随时间的变化规律(时域特性),信号是由哪些单一频率的信号合成的(频域特性)

  


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
基于80C188微处理器和耦合模式实现ISA卡的ISDN接口的软硬件设计