特征

低功耗、占地面积小、引脚兼容的八进制数模转换器；AD5668：16位；AD5648：14位；AD5628：12位；14导/16导TSSOP、16导LFCSP和16导WLCSP；片上1.25 V/2.5 V，5 ppm/℃基准；在5 V时电源降到400毫安，在3 V时电源降到200毫安；2.7 V至5.5 V电源设计保证单调；开机重置为零刻度或中刻度；3断电功能；硬件LDAC和LDAC超控功能；CLR功能到可编程代码轨对轨操作。

应用

过程控制；数据采集系统；便携式电池供电仪表数字增益和偏移调整；可编程电压电流源可编程衰减器。

一般说明

AD5628/AD5648/AD5668设备是低功耗、八进制、12-/14-/16位、缓冲电压输出DAC。所有设备均在单个2.7 V至5.5 V电源下运行，并通过设计保证单调。AD5668和AD5628可用于4毫米×4毫米LFCSP和16导联TSSOP，而AD5648可用于14导联和16导联TSSOP。

AD5628/AD5648/AD5668具有内部增益为2的片内基准。AD5628-1/AD5648-1/AD5668-1的参考电压为1.25 V 5 ppm/℃，全刻度输出范围为2.5 V；AD5628-2/AD5648-2/AD5668-2和AD5668-3的参考电压为2.5 V 5 ppm/℃，全刻度输出范围为5 V。通电时，车载参考电压关闭，允许使用外部参考电压。通过软件写入启用内部引用。

任何或所有DAC通道在断电模式下的可选输出负载。所有DAC的输出都可以使用LDAC功能同时更新，用户可选择的DAC通道的附加功能可以同时更新。还有一个异步CLR，它将所有DAC更新为用户可编程代码零刻度、中刻度或满刻度。

AD5628/AD5648/AD5668采用多功能3线串行接口，可在高达50 MHz的时钟频率下工作，并与标准SPI、QSPI、MICROWIRE和DSP接口标准兼容。片上精密输出放大器实现了轨对轨输出摆幅。

产品亮点

1、八进制，12-/14-/16位DAC。

2、片上1.25 V/2.5 V，5 ppm/℃基准。

3、提供14导/16导TSSOP、16导LFCSP和16导WLCSP。

4、上电重置为0 V或中刻度。

5、断电能力。当断电时，DAC通常在3v时消耗200na，在5v时消耗400na。

术语

相对精度

对于DAC，相对精度，或积分非线性（INL），是从通过DAC传递函数的端点的直线中的LSBS中的最大偏差的量度。图7到图9，图13到图15，图19到图21显示了典型的INL与代码的关系图。

微分非线性

差分非线性（DNL）是任意两个相邻码的测量变化与理想1lsb变化之间的差分。指定的微分非线性±1 LSB最大值保证了单调性。设计上保证了该DAC的单调性。图10至图12、图16至图18和图22至图24显示了典型DNL与代码的对比图。

偏移误差

偏移误差是测量实际电压和理想电压之间的差值，用传输函数线性区域中的毫伏表示。在AD5668上测量偏移误差，并将代码512加载到DAC寄存器中。它可以是负的，也可以是正的，用毫伏表示。

零码错误

零代码错误是将零代码（0x0000）加载到DAC寄存器时输出错误的度量。理想情况下，输出应为0 V。由于DAC的输出不能低于0 V，因此在AD5628/AD5648/AD5668中零代码错误始终为正。这是由于DAC和输出放大器中的偏移误差的组合。零代码错误用毫伏表示。图28显示了典型零代码错误与温度的关系图。

增益误差

增益误差是DAC跨距误差的一种度量。它是DAC传输特性与理想值的斜率偏差，表示为满标度范围的百分比。

零码误差漂移

零码误差漂移是测量零码误差随温度变化的一种方法。以微伏/摄氏度表示。

增益误差漂移

增益误差漂移是测量增益误差随温度变化的一种方法。以（满量程的ppm）/℃表示。

满标度误差

满标度误差是将满标度代码（0xFFFF）加载到DAC寄存器中时输出误差的度量。理想情况下，输出应该是V–1lsb。满标度误差表示为满标度范围的百分比。图25显示了典型的满标度误差与温度的关系图。

数模故障脉冲

数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，并在主进位转换（0x7FFF到0x8000）时数字输入码被1lsb改变时测量。见图42。

直流电源抑制比（PSRR）

PSRR指示DAC的输出如何受电源电压变化的影响。PSRR是DAC满标度输出的VOUT变化与VDD变化的比率。它以分贝为单位。VREF保持在2v，VDD变化为±10%。

直流串扰

直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。它以微伏表示。

由负载电流变化引起的直流串扰是一种测量一个DAC上负载电流的变化对另一个保持在中刻度的DAC的影响的方法。它以微伏每毫安表示。

参考馈通

基准馈通是指当DAC输出未被更新时（即LDAC高）DAC输出处的信号振幅与基准输入的比值。它以分贝表示。

数字馈通

数字馈通是对从设备的数字输入引脚注入DAC模拟输出的脉冲的测量，但在DAC未写入（同步保持高）时测量。它在nV-s中指定，并通过数字输入引脚上的满标度变化进行测量，即从0到1或从0到1。

数字串扰

数字串扰是响应于另一个DAC的输入寄存器中的满标度代码变化（全0到全1，反之亦然）而在中标度传输到一个DAC的输出的故障脉冲。它在独立模式下测量，并以nV-s表示。

模拟串扰

模拟串扰是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。在保持LDAC的情况下，通过加载一个满标度代码变化的输入寄存器（所有0到所有1，反之亦然）来测量高，然后脉冲LDAC低并监视其数字代码未更改的DAC的输出。故障区域用nV-s表示。

DAC到DAC串扰

DAC-to-DAC串扰是由于一个DAC的数字代码改变和另一个DAC的随后输出改变而转移到该DAC的输出的故障脉冲。这包括数字和模拟串扰。它是通过在LDAC低的情况下加载一个具有满标度代码更改的DAC（所有0s到所有1s，反之亦然）并监视另一个DAC的输出来测量的。故障能量用nV-s表示。

倍增带宽

DAC内的放大器具有有限的带宽。倍增带宽就是一个衡量标准。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是输出振幅降到低于输入3db的频率。

总谐波失真（THD）

总谐波失真是理想正弦波与使用DAC的衰减正弦波之间的差异。正弦波用作DAC的参考，THD是DAC输出谐波的度量。它以分贝为单位。

操作理论

D/A段

AD5628/AD5648/AD5668数模转换器采用CMOS工艺制作。该结构由一系列dac和一个输出缓冲放大器组成。每个部分包括一个内部1.25 V/2.5 V，5 ppm/摄氏度基准，内部增益为2。图55显示了DAC架构的框图。

因为DAC的输入编码是直接二进制的，所以使用外部参考时的理想输出电压由：

使用内部基准时的理想输出电压由：

其中：D=加载到DAC寄存器。AD5628的0到4095（12位）。AD5648的0到16383（14位）。AD5668的0到65535（16位）。N=DAC分辨率。

电阻串

电阻串部分如图56所示。它只是一个电阻串，每个电阻值为R。加载到DAC寄存器中的代码决定了电压从串上的哪个节点抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。

内部参考

AD5628/AD5648/AD5668具有内部增益为2的片内基准。AD5628/AD5648/AD5668-1的参考电压为1.25 V，5 ppm/℃，全刻度输出为2.5 V；AD5628/AD5648/AD5668-2，-3的参考电压为2.5 V，5 ppm/℃，全刻度输出为5 V。通电时，车载参考电压关闭，允许使用外部参考电压。通过写入控制寄存器来启用内部引用（见表8）。

与每个零件相关联的内部参考在V销处可用。如果引用输出用于驱动外部负载，则需要缓冲区。当使用内部基准时，建议在基准输出和GND之间放置一个100 nF的电容器，以保持基准稳定性。使用内部引用时不支持单个通道断电。

输出放大器

输出缓冲放大器可以在其输出端产生轨对轨电压，使输出范围为0v至VDD。放大器能够驱动2 kΩ的负载，并与200 pF并联至GND。输出放大器的源和汇能力如图32和图33所示。回转率为1.5 V/微秒，刻度沉降时间为7微秒。

串行接口

AD5628/AD5648/AD5668具有3线串行接口（SYNC、SCLK和DIN）与SPI、QSPI和MICROWIRE接口标准以及大多数dsp兼容。典型写入序列的时序图见图2。

写入序列开始时将同步线调低。来自数据线的数据被记录到SCLK下降沿上的32位移位寄存器中。串行时钟频率可高达50MHz，使AD5628/AD5648/AD5668与高速DSP兼容。在32下降时钟边缘上，最后一个数据位被计时并执行编程功能，即，DAC寄存器内容的改变和/或操作模式的改变。在这个阶段，同步线可以保持在低位或高位。在这两种情况下，必须在下一个写入序列之前将其调高至少15 ns，以便同步的下降沿可以启动下一个写入序列。写入序列之间的同步应处于低空闲状态，以便部件进行更低功率的操作。不过，正如前面提到的，在下一个写入序列之前，必须再次提高同步。

输入移位寄存器同步中断

输入移位寄存器宽32位。前四位是一个正常的写入序列，同步线保持在低位，不用担心。接下来的4位是命令位，即SCLK的C3到C0 32下降沿，DAC在32上更新（见表8），接着是4位DAC地址，A3到A0（见SYNC的下降沿和上升沿）。但是，如果SYNC被带到表9），最后是16-/14-/12位数据字。在32下降沿之前的数据高位，这起到了中断字的作用，包括16-/14-/12位输入码，然后是四个写序列。移位寄存器被重置，写入序列6或8不关心AD5668、AD5648的位，并被视为无效。DAC寄存器的更新都没有分别包含AD5628（参见图57到图59）。也不会改变操作模式（见图60）。

数据位被传输到SCLK 32下降沿上的DAC寄存器。

内部参考寄存器

默认情况下，开机时车载参考关闭。这允许在应用程序需要时使用外部引用。通过设置位DB0高或低（见表10），用户可编程内部参考寄存器可打开或关闭车载参考。命令1000保留用于设置内部REF寄存器（见表8）。表12显示了输入移位寄存器中的位的状态如何对应于设备的操作模式。

上电复位

AD5628/AD5648/AD5668系列包含一个通电复位电路，在通电期间控制输出电压。AD5628/AD5648/AD5668-1，-2 DAC输出功率高达0 V，AD5668-3 DAC输出功率高达中刻度。在向DAC发出有效的写入序列之前，输出将保持此级别的通电状态。这在应用程序中非常有用，因为在DAC通电过程中，了解其输出的状态非常重要。还有一个软件可执行重置功能，将DAC重置为开机重置代码。命令0111保留用于此重置功能（见表8）。在上电重置期间，将忽略LDAC或CLR上的任何事件。

断电模式

AD5628/AD5648/AD5668包含四种独立的操作模式。命令0100是为断电功能保留的（见表8）。这些模式是通过在控制寄存器中设置两个位DB9和DB8进行软件编程的。

表12显示了位的状态如何对应于设备的操作模式。通过将相应的8位（DB7到DB0）设置为1，可以将任何或所有DAC（DAC H到DAC A）断电至所选模式。断电/通电操作期间输入移位寄存器的内容见表13。当使用内部参考时，仅支持所有通道电源降到所选模式。

当两个位都设置为0时，该部件在5 V时正常工作，其正常功耗为1.3毫安。但是，对于三种断电模式，电源电流在5 V时降至0.4微安（在3 V时为0.2微安）。不仅电源电流下降，而且输出级也从放大器的输出内部切换到已知值的电阻网络。这样的优点是，当部件处于断电模式时，部件的输出阻抗是已知的。有三种不同的选择。输出通过1 kΩ或100 kΩ电阻器内部连接至接地，或保持开路（三种状态）。输出级如图61所示。

当电源关闭模式被激活时，所选DAC的偏置发生器、输出放大器、电阻串和其他相关线性电路被关闭。只有当所有通道都断电时，内部参考才会断电。但是，在断电时，DAC寄存器的内容不受影响。退出电源的时间通常为4 V，V＝5 V，VDD＝3 V。参见图41的图。

通过将PD1和PD0设置为0（正常操作），可以为DAC的任何组合通电。输出上电至输入寄存器中的值（LDAC低）或下电前的DAC寄存器中的值（LDAC高）。

清除代码寄存器

AD5628/AD5648/AD5668具有异步清除输入的硬件CLR管脚。CLR输入对下降沿敏感。将CLR行调低将清除输入寄存器和DAC寄存器中包含的内容，这些内容包含在用户可配置的CLR寄存器中，并相应地设置模拟输出。此功能可用于系统校准，将零刻度、中刻度或满刻度加载到所有通道中。通过在CLR控制寄存器中设置两位，位DB1和位DB0，这些清除代码值是用户可编程的（见表14）。默认设置清除0 V输出。命令0101保留用于加载清除代码寄存器（见表8）。

该部分在下一个写入部分的32下降沿上退出清除代码模式。如果在写入序列期间激活CLR，则写入将中止。

当输出开始改变时，CLR的下降沿的CLR脉冲激活时间通常为280ns。但是，如果在DAC线性区域之外，执行CLR后通常需要520ns才能开始改变输出（见图51）。

加载清除代码寄存器操作期间，输入移位寄存器的内容见表15。

LDAC功能

所有dac的输出可以使用硬件LDAC管脚同时更新。同步LDAC：读取新数据后，DAC寄存器在32个SCLK脉冲的下降沿上更新。如图2所示，LDAC可以是永久性低或脉冲。

异步LDAC：输出不同时更新

写入输入寄存器的时间。当LDAC变低时，DAC寄存器将用输入寄存器的内容进行更新。或者，可以使用软件LDAC功能通过写入输入来同时更新所有dac的输出寄存器n并更新所有DAC寄存器。命令0011保留用于此软件LDAC功能。

LDAC寄存器给用户额外的灵活性和对硬件LDAC引脚的控制。此寄存器允许用户选择要同时更新的频道组合执行硬件LDAC引脚时。将DAC通道的LDAC位寄存器设置为0意味着该通道的更新由LDAC管脚控制。如果该位设置为1，则该通道将同步更新；即，DAC寄存器将更新读取新数据后，无论LDAC引脚的状态如何。它有效地将LDAC引脚固定在低位。（参见LDAC寄存器操作模式的表16），在用户希望同时更新选择信道的同时，其余信道同步更新的应用中，这种灵活性是有用的。

使用命令0110写入DAC加载8位LDAC寄存器（DB7到DB0）。每个通道的默认值为0，即，LDAC引脚工作正常。将位设置为1表示无论LDAC管脚的状态如何，DAC通道都会更新。加载LDAC寄存器操作模式期间输入移位寄存器的内容见表17。

电源旁路及接地

当准确度在电路中很重要时，仔细考虑电路板上的电源和接地回路布局是有帮助的。包含AD5628/AD5648的印刷电路板/AD5668应具有单独的模拟和数字部分。如果AD5628/AD5648/AD5668位于其他设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。这个基点应该和尽可能连接到AD5628/AD5648/AD5668。

AD5628/AD5648/AD5668的电源应使用10μF和0.1μF电容器旁路。电容器的物理位置应尽可能靠近设备，理想情况下，0.1μF电容器应正好对着设备。10μF电容器为钽珠型。重要的是，0.1μF电容器具有低有效串联电阻（ESR）和低有效串联电感（ESI），这是常见陶瓷电容器的典型特征。该0.1μF电容器为内部逻辑开关产生的瞬态电流引起的高频提供了低阻抗接地路径。

电源线应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他部分屏蔽。尽可能避免数字和模拟信号交叉。当痕迹在电路板的对面交叉，确保它们彼此成直角运行，以减少通过电路板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于接地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与2层板。

外形尺寸