×
嵌入式 > 技术百科 > 详情

视频监控系统中的字符叠加设计

发布时间:2021-05-21 发布时间:
|

1实现osd功能的传统方案

视频监控系统通常存在多个被监控点,最终送入监视器的信号可能来自几十路、甚至几百路视频信号源。在监控端,这些视频信号可通过大规模视频矩阵开关切换到有限的监视器上。这样,在对监控点进行监视时一般需要在视频通道叠加一些相关信息,如:公司标志、摄像机的位置、时间、日期、报警信息等,实现这一功能的器件通常称作随屏显示(osd)器件。传统设计中一般是在视频矩阵开关的输出端串入一个专用的osd器件(见图1)。由于传统的osd器件无法直接驱动视频电缆,因而需要为每路输出配置额外的高速复用器和缓冲器,这样将使系统成本升高、电路变得比较复杂。2maxim提供的osd方案

2.1 视频矩阵开关

maxim生产的max4358 32×16视频矩阵开关内部集成有图形或字符叠加电路(图2),其16路输出级分别带有一路高速2:1模拟复用器。这样,需要叠加的图形/字符模拟视频信号可送入osd fill输入端,同时将适当的叠加时序控制信号送至osd key输入端,然后利用osd key控制信号控制复用器的切换。当osd key为低电平时,复用器即可将图形/字符(osd fill)信号切换到输出;而在osd key为高电平时,则将视频输入信号切换到输出端。复用器的开关时间典型值为40ns,远远低于一个像素的时间宽度。max4358输出缓冲器的增益可设置为+1v/v或+2v/v,这为近距离视频信号切换或驱动视频信号传输提供了一定的灵活性。通过spi/qspitm接口配置矩阵开关的状态和输出缓冲级增益,同时利用max4358在视频矩阵开关之前插入osd信息,不仅省去了后续的复用器和输出缓冲器,同时也改善了视频信号的质量。 2.2 osd发生器

图2中的osd器件可选用max4455, 其连接电路如图3所示。由于max4455内部集成有八通道的osd发生器,故而在视频监控系统中能够为八路独立的复合视频通路同时提供4位灰度级的图形/字符视频信号,其中代码1(0001)接近于黑色、代码151111为最白,每个像素对应的代码介于1至15,代码0(0000)表示没有osd信号。max4455的位映射结构允许在摄像机视频信号中插入任意的信息或图形。另外,max4455提供给各个通道的图形模板是按逻辑排列的1024×512个像素,这种存储方式有利于主机的行/列寻址。实际显示区域为712 ×484 ntsc(或712×512 pal)像素,其余的312行、28列(ntsc)为空白区域。图3 max4450及max4358的连接电路 max4455能够用于控制16m位sdram(如mt48lc1m16a)存储所需要叠加的数据视频信号,它支持sdram的所有功能,其中包括:刷新、ras/cas定时、视频寻址以及支持主处理器读/写操作的cpu存取周期等。配合max4455工作的sdram可选择mt48lc1m16a1-8、vis vg3617161dt-8或速度更高的相关产品,也可选择hy57v16160d、hy57v16160c、m2v64s40dtp等型号。由于sdram是按照16位×1m的格式排列的,因此,每个sdram存储单元存储4个像素的内容(基于每像素4位灰度),且主机每次也存储/读取4个像素的数据。主机将以位映射方式填充osd帧存储器,同时控制叠加图形的位置和亮度。max4455的八路通道共用同一存储资源,但其逻辑控制相互独立,因此,任意通道的读/写操作不会扰乱其余通道的图像操作。另外,max4455还具有一个存储共享功能,通过将信息写入一个设计好的源通道内可同时更新奇数或偶数通道。存储共享功能减少了主机对存储器的写操作,这对于快速更新各视频通道的公共叠加信息(如时间等)非常有用。max4455的八路vidin_输入级带有视频时基电路,包括行同步检测器、场同步检测器、场消隐检测器、行计数器以及奇数场/偶数场计数器等。vidin_输入级可检测max4358输出的标准1vp-p视频信号,以便建立相应的视频光栅时基,然后利用这个光栅时基产生osd图像信号,并在os-dkey控制下叠加到max4358的视频通道。需要说明的是:直接检测max4358的输出信号能够尽量减少开关/复用器延迟时间对时基的影响,但输入端应采用0.1μf交流耦合方式。3改善随屏显示系统的性能

在max4455/max4358芯片组构成的字符/图形叠加系统中,max4455可提供两路输出信号:模拟视频填充信号(osd fill)和复用器数字控制信号(osd key)。两路信号可在纳秒级保持同步,由于受max4358复用器开关速度的限制,osd fill信号与osd key相比略有延迟,这个小小的延迟会导致osd fill图形在显示器上出现一条黑色(0 ire)轨迹,轨迹宽度与开关延迟时间有关(参见图4)。这种现象在一些应用中是不允许的,特别是在显示白色字符(或浅色背景)时,白色字符与黑色轨迹之间较强的对比度会令人难以接受。图5 改善的设计方案 图5给出了一个解决有限开关时间的方案,采用该电路可将开关延迟造成的黑色轨迹用白色轨迹取代,如果使白色轨迹与osdfill的电平相同,则可完全消除轨迹效应,从而抑制开关延迟的影响。图中的r14、r用于设置轨迹的亮度,理想状况下将其设置为osd fill,当r取453ω时,轨迹电平为100ire。图5给出的只是一个视频通道的修正电路,而利用四片max4616则可以对max4455的八个输出通道的插屏信号进行修正。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
FPGA及CPLD应用领域不断拓展