×
嵌入式 > 技术百科 > 详情

多线程技术推动下一代嵌入式SoC发展

发布时间:2021-07-01 发布时间:
|

世界各地的设计师都面临着越来越严格的系统成本和功耗方面的限制,同时被要求他们的设计增加更多的性能和功能。

以前的做法是提高处理器的时钟频率,但是这种方法通常会增加功耗。此外存储器性能的提升不能与处理器技术的进步保持一致(图1),两者之间性能上的不匹配限制了系统性能方面的提高。因此提高处理器频率的方法事倍功半。

还有一种选择是采用多内核系统,但是这要付出更大芯片面积和更高成本的代价。任何性能的提高都会导致相应的芯片成本和系统功耗。

另一种选择是采用两个或多个执行单元的多发射处理器,但是它们会争夺硬件资源,也存在着芯片面积问题。此外很多情况下,为了最好地利用多条流水线不得不对软件做出修改。

然而多线程解决方案可通过增加处理器的利用率来隐藏存储器延迟的问题。当一个线程停止时,其他线程就立即馈入流水线,从而显著增加应用的吞吐能力。

单内核上的多线程

最新发布的MIPS32 34K内核系列可提供单内核上的多线程能力,因而具有更高的系统性能、更低的系统成本和功耗,同时保留现有软件架构上的投资。34K内核针对高度并行的应用,如机顶盒、VoIP、多功能打印机或数字电视,可通过同时处理软件的多个线程实现系统级并行。

减少总拥有成本和功耗

更高的效率有助于设计师减少系统中的其他硬件模块,如专用的数字信号处理器(DSP)。更高的应用吞吐能力保证了实现同样的性能所需的频率比传统处理器低,从而可降低整体功耗。此外,通过充分利用每个时钟周期的所有计算能力可提升性能。

34K内核系列技术

基于成熟的24KE微架构,34K内核系列采用9级执行流水线连接少量硬件,可处理虚拟处理单元(VPE)、线程关联(TC)和服务质量(QoS)优先级。

如图2所示,每个线程都拥有其专用硬件,称做线程关联(TC)。这使每个线程都可以拥有自己的具备预取功能的指令缓冲器,因此核心能以逐个时钟的方式在线程间进行切换,以使流水线尽可能完整。这些做法可以避免开销高昂的关联交换。

每个TC都拥有自己的通用寄存器,一个PC(程序计数器)可保证TC运行来自于复杂操作系统(如Linux)上的一个线程。一个TC还和其它TC共享资源,特别是在操作系统内核(OS Kernel)上的优先代码可使用CP0寄存器。

共享的CP0寄存器组和与其关联的TC构成一个VPE。运行一个线程(如利用一个TC)的VPE非常类似于一个独立的MIPS CPU,完全符合MIP32架构的要求。

所有线程(在任意VPE中)共享同一个高速缓存,所以不会发生高速缓存一致性的问题。这消除了多核和多处理器系统中存在的问题,在这些系统中要用多个周期和额外的逻辑来管理不同的处理器并保证高速缓存的一致性。

根据应用的需求,34K核心可以配置多达5个TC,这些TC由最多两个VPE支持。正是这种VPE和TC的结合提供了最高的芯片面积效率和灵活的解决方案。

服务质量(QoS)

QoS引擎从运行的线程中循环选取指令,逐个周期的交叉执行指令,以使总体应用的吞吐能力最大化。这样就可以使处理器带宽在不同线程之间很好的共享,从而充分利用各自的处理“间隙”。或者通过向特定线程分配专用的处理带宽,也可以实现如通信、视频和音频处理等实时任务所需要的服务质量。

服务质量由分级方法处理(如图3),这样用户就可以将不同等级的处理带宽编程分配给现有的TC。基于分配的带宽,集成的策略管理器(Policy Manager)可以向单个TC分配优先级,持续监控线程进度,在需要时为分发调度器(Dispatch Scheduler)提供重要“提示”。分发调度器也可以逐周期的调度线程到执行单元,以保证服务质量要求。

软件应用模型

另一个关键点是大多数配置将运行现有软件而无需修改,对于系统开发者来说这是缩短产品上市时间的主要优势。

以最简单的多线程形式,基于VPE的非对称多处理(AMVP)系统可保证两个操作系统同时运行,每一个操作系统又在基于自己VPE的TC上(图4)运行。大多数情况下这两个操作系统很可能是两个已有的操作系统(例如面向控制平面应用的Linux和面向数据平面应用的RTOS),这些系统以前运行在两个独立的MIPS内核上。

将两个功能结合到一个核心可减少成本、芯片面积和功耗。这个单芯片、单核心SoC可以由两个操作系统用基本相同方式进行控制,正如以前那样使操作系统、应用程序代码的改变降到最低,从而提供一条向更高性能SoC器件转移的低风险路径。

34K是高度可配置的内核,图5说明了这一点。用户可以在一个VPE上运行住宅网关的控制平面功能,而在第二个VPE上使用4个TC支持多通道VoIP,从而大大的降低了系统成本。

本文小结

尽管嵌入式环境是高度并发的,目前的单线程处理器类别还没有开发出有效的并发设计。不断增加的时钟频率可增加性能方面的优势,但是内存延迟严重地限制了系统吞吐能力。多发射超标量处理器由于额外的裸片成本和设计复杂性,也会导致回报递减。另一个选择是多核设计,其已经在提高系统性能方面取得了一定的成功,但是这通常可能使芯片成本和功耗增加,从而阻碍了在许多嵌入式设计中的应用。

34K核心系列利用多线程技术达到了设计的平衡。通过以并行的方式处理多个软件线程,34K核心隐藏了内存延迟的问题,可显著提高系统性能和节省成本,同时只需增加很少的芯片面积。34K核心系列可满足嵌入式应用的实时要求,能为用户的实时任务分配专用处理带宽。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
TLC0820ACDW的技术参数