×
时钟源有LFXT1（低频或高频）,XT2（高频）,DCO（数控）。
时钟信号有ACLK(辅助时钟),SMCLK(子系统时钟),MCLK(系统时钟)。
ACLK由LFXT1驱动;
SMCLK可由XT2,DCO之一驱动;
MCLK可由LFXT1,XT2,DCO之一驱动;
MSP430F449复位后,MCLK和SMCLK的驱动源为DCO,SMCLK=MCLK=32*ACLK=32*32768=1048576Hz。
fDCOCLK = D x (N + 1) x fACLK。
N的设置为SCFQCTL = N(N取值1~127);
D的设置为SCFI0 = D(D取值FLLD_1,FLLD_2,FLLD_4,FLLD_8,即D=1,2,4,8),默认值D取2;
还要设置FLL_CTL0 ｜= DCOPLUS,D才会生效。
在寄存器FLL_CTL1里设置SMCLK,MCLK的时钟驱动源。
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
FPGA及CPLD应用领域不断拓展
APP下载
登录
