×
- 辅助时钟ACLK——Auxiliary Clock
- 主时钟MCLK——Main System Clock
- 子系统时钟SMCLK—— Sub System Clock
还有一些特有时钟模块，是部分外设所有的。
时钟源
低频 LFXT1CLK 一般为32.768KHz；
高频XT2CLK
DCOCLK
VLOCLK 12KHz Very-low-power Low-frequency Oscillator
注意
PUC之后，MCLK和SMCLK取自DCOCLK，约为1.1MHz；
ACLK选择LFXT1CLK，6pf
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
FPGA及CPLD应用领域不断拓展
APP下载
登录
