×
嵌入式 > 技术百科 > 详情

众多核时代:Tilera发布100核处理器计划

发布时间:2020-06-06 发布时间:
|

    对于MikePaquette和TopLayerNetworks公司的工程团队来说,众多核(many-core)时代已经到来。该公司正用新创公司Tilera的64核处理器研发一个网络入侵监测系统。并于10月26日宣布了下一代的100核计划。

    这两家公司是少数走在众多核时代趋势最前沿的公司。分析师和研究人员说主流计算机和嵌入式行业可能需要数年时间才能跟上这个趋势,而且并行编程领域必须得发生大突破。    

    加州大学伯克利分校的计算机科学教授DavidPatterson正主管着学院的一个并行计算实验室。他说向并行软件过渡将是手持计算机科学未来五十年的问题。    

    Patterson将在10月28日由EETimes赞助的众多核线上活动(Many-CoreVirtualConference)上作一个主题演讲,解释这些问题,并提供一种新的众多核处理器基准测试法。TopLayer和Tilera公司也将在此次在线活动中分享自己的经验。    

    TopLayer现有的入侵监测系统由一组自制的ASIC和FPGA实现,能够以4.4Gbps的速率检查数据包。但这无法应对未来的10Gbps以太网。    

    与其重新开发所有ASIC和FPGA,TopLayer决定向Tilera寻求替代。今天该公司已经有了一台未来系统的原型机,同时运行Tilera高端处理器中的全部64个内核。    

    Paquette说他的团队喜欢Tilera采用的方法,采用现有的用于对称多处理系统的Linux工具,像对待一个多CPU服务器那样对待现在的众多核处理器。这种解决方法让TopLayer既可以将多项工作交给一个内核也可以将一项任务分给多个内核。    

    Paquette还说,“最难的部分是转换我们自己用于ASIC和FPGA设计的软件。Tilera的软件非常简单直接。”     

    封装100核     

    Tilera现在公开了下一代产品的工作,转用40nm制程技术创建一个100核处理器。和该公司现在采用90nm制程技术的芯片相比,新处理器的主频增加了接近一倍,达到了1.5GHz,提供了四倍的性能和两倍的功耗效率。     

    九月份BDTI市场观察员对该Tilera第一代设备进行了基准测试研究,得出的结果好坏参半。     

    在新的TileGx芯片上,Tilera为内核中加入了更多的多重/累加单元,以及75条新指令,其中有三分之一用于单指令多数据工作。

    新芯片支持最大32MB缓存,可选密码、包处理硬件加速器。     

    任何一个内核都可以通过库功能调用最多两个密码加速器,用于处理安全或压缩任务。一个独立的包处理加速器被虚拟化,以便同时用于多任务。     

    工程师们正在开发Gx芯片的物理层,但Tilera已经乐观到可以现在就公布它。“顾客们急切的挖掘着我们的路线图,我们觉得这些信息很快就会泄露出来。”Tilera的创始人兼CTOAnantAgarwal这么说,他还是MIT的电子工程教授,研究多核处理器。     

    消息公布的时间离总计2400万美元的C轮风险融资的完成仅有几天。Tilera营销总监BobDoud说:“我们期望这是我们的最后一轮融资,帮助我们实现进一步突破。我们非常乐于在这种不景气的时期得到资助,这本身就是一种证明”。     

    Tilera没有公布自己的营收,但说自己的到了75个designwin,自2007年发布至今出货数千枚芯片。最近一次是为台湾Quanta公司开发的云计算系统,该系统被Dell公司大量采用。Quanta最近宣布自己向Tilera投资1000万美元。     

    面向大众的众多核?     

    还有其它一些芯片和系统也在挖掘众多核计算的极限。举个例子,英格兰剑桥咨询(CambridgeConsultants)公司最近提到,在自己为英国PicoChip公司3G/WiMax基站所做的合约设计中,每个芯片封装了250个内核。     

    但今天的体系结构趋向于在软件实现上另辟蹊径。例如Tilera公司采用了共享内存设计,内核可以直接转交数据,工作方式像多处理器Linux系统一样。     

    Tilera的解决方法需要相对复杂的内核,每一个都有能力运行操作系统。PicoChip则相反,使用相对简单的内核以及信息转递方案(message-passingscheme)。     

    包括Ambric和Csitch公司在内的不少开发多核的新创企业,试图建立一个广泛的可编程/可重构体系,但都失败了。     

    伯克利的Patterson以及其他研究人员力图定义易用的并行编程模型,面向更宽泛的芯片品种,包括X86处理器。他对创建这些模型的可能性表现出了乐观态度,部分是因为业界和学术界对此问题的广泛关注。     

    伯克利研究人员的工作范围横跨整个堆栈,从原型硬件到各种新的任务调度和少量杀手级的并行应用程序。

    确实,分析人士说缺乏能够便捷地分割出众多并行任务的应用程序是通往未来众多核处理器的主要障碍之一。     

    LinleyGroup集团市场观察员LinleyGwennap说:“对TopLayer这类公司而言,现在无疑有很多机遇。包处理和视频处理应用非常适合多核,因为它们可以被分成很多小的计算”。     

    “我的怀疑在于,这些怎么进入更大的,二三十亿美元级别嵌入式处理器市场。毕竟很多应用不会很容易从内核数量的增加上受益”。     

    “每个人都在寻找神奇编译器,按个键就能让你的代码工作于一群并行的内核”Gwennap补充说道,正是由于缺乏这样的万能软件,“早先那些关于多核将在短期内攻占嵌入式处理器市场的预言尚未成真”。

 

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
实时控制.安全.如何加速实现未来工厂落地?