可称为半导体业界奥运会的“ISSCC 2009”大会新闻发布会，日前在东京举行。会上宣布，ISSCC 2009大会将于2月8日～12日在美国旧金山举行。ISSCC筹委会希望参会者达到上年水平的约3500人。

金融危机冲击着电子产业，半导体技术开发人员却在全力拼搏。这一点将体现在ISSCC 2009大会的内存发展史中。例如，亮相于ISSCC大会的NAND闪存（multi-level cell：MLC）的高度集成化趋势，在1999年～2008年间以年均约55％的速度提高。其增势超过了摩尔定律。其实，展望将在2009年ISSCC 大会亮相的NAND闪存的容量，就可以看出，NAND闪存将以超过此前55％年均增长率的速度实现大容量化。

在目前经济萧条的情况下，NAND闪存何以能比以前更快地实现大容量化？一言以蔽之，原因在于“打总体战”。NAND闪存的价格以前所未有的速度持续下跌，内存厂商对此一筹莫展。为了使成本低于市场价格，内存厂商投入了其全部技术。具体而言，即3Xnm工艺的微细化和3bit/单元以上的超多值化。 例如，东芝及美国SanDisk将联合发布在35nm以下工艺微细加工技术中组合应用3bit/单元多值化技术开发出的32Gbit产品（论文编号 13.4）。芯片面积只有113mm2。这两家公司还将联合发布应用4bit/单元技术的64Gbit NAND闪存（论文编号13.6）。该产品采用43nm工艺半导体技术制造，芯片面积稍大，为244mm2，如果微细化到3Xnm工艺，则商用芯片有可能 早日面世。

ISSCC 2009大会上SSD（solid state drive）技术也在疾速进步。支撑SSD今后技术进步的将是3维堆叠技术。“对SSD而言，降低耗电量将是今后的一大课题。通过3维堆叠技术实现SSD 相关电源系统及接口将成为大潮流”（ISSCC 2009大会远东地区委员会）。目前在3维堆叠SSD领域处于全球领先地位的是日本东京大学研究生院工学系研究科电气工程学专业及工学系电气电子工学专业副教授竹内健的研究小组。竹内的小组将在ISSCC 2009大会上与东芝联合发布面向3维SSD的电源系统技术（论文编号13.2）。通过导入名为适应控制增压转换器的技术，可将SSD用内存内核的耗电量 降低68％。

3维堆叠技术对DRAM而言同样重要。韩国三星电子（Samsung Electronics）计划在ISSCC 2009大会上公布采用硅贯通电极技术，3维堆叠4个2Gbit DRAM的8Gbit DRAM（论文编号7.2）。在应用硅贯通电极技术的DRAM技术开发方面，尔必达内存等公司在全球处于领先地位，现在三星已开始奋起直追。

与日益严峻的业务环境正相反，目前内存业界的技术开发颇为活跃。为了如实地展现开发人员的充足干劲，本刊筹备举办内存系统相关研讨会。除了在超多值 化领域领先全球的东芝NAND闪存战略之外，从事上述3维SSD技术研究的东京大学竹内健以及尔必达内存，还将公布包括硅贯通电极技术在内的最新技术开发战略。说不定能在研讨会上提前听到ISSCC 2009大会上的内容。