Altera日前发布了Quartus II软件8.1版，据内部基准测试，其编译时间比其它竞争FPGA供货商的开发软件都快三倍以上。Altera声称，Quartus II软件的强化特性，将使设计团队减少功耗及研发成本，快速将产品快速推向市场。

      8.1版Quartus II软件新增了SignalTap II嵌入式逻辑分析器——具备更精细的数据取样控制，加速了除错过程，提高了芯片内存储器效率。增强的SOPC Builder工具拥有全新HDL模板，可提升速度，并方便SOPC Builder硅智财(IP)重用。而新的Avalon内存映像半速率桥接功能，实现了DDR SDRAM低延迟存取。

      8.1版软件可支持新操作系统，包括Red Hat Enterprise Linux 5和CentOS 4/5(32位╱64位)。增强的第三方仿真接口可支持库文件自动编译，实现了快速模拟设置。而新的接脚顾问可指导接脚建立，以及与第三方电路板工具的接口。

      Real Intent验证支持方面，Real Intent的Meridian FPGA频率区域交叉(CDC)软件提供使用方便的自动频率目的验证功能，发现设计错误，可协助用户完成可靠的CDC操作。新版增强型IP内部核心和宏功能则汇集了数字讯号处理(DSP)、内存和通讯协议，以加速开发过程。

      其实体合成引擎增强与前一版相比，关键时序模块的性能平均提高了20%，更迅速地达到时序逼近。而Synopsys设计约束(SDC)则提供SDC模板指导，并加速时序约束的建立。

      该公司表示，Quartus II软件版本8.1自动完成以前比较耗时的功能，从而缩短了开发时间。过去在Quartus II软件版本中的设计划分规划器，目前已经能在8.1版中可以自动完成划分功能，使设计人员能够充分发挥渐进式编译的效能优势。

      此外，Quartus II软件将闸级频率自动转换为FPGA架构所支持的功能等价逻辑，因此，不需要手动修改闸级频率。便能够自动完成这些功能使设计团队能够将精力集中在设计中更有附加价值的部分。

      8.1版还增加了Stratix IV接脚以及新的低成本封装Stratix IV FPGA速率等级组件的支持。其软件增加了对收发器时序模型的支持，并支持8.5-Gbps收发器、1.6-Gbps LVDS和400MHz DDR内存。对于需要实现HardCopy ASIC的设计人员，Quartus II软件提供HardCopy IV E ASIC的初步支持。