如何设计零EQ?请查收工程师必备的《DFM实用指南》
基于DSP与CPLD的多通道数据采集系统的设计 用于实时控制系统的嵌入式系统经常需要对模拟量进行测量.通常的方法是以MCU为主产生采集控制时序控制模数转换器.并通过中断或查询的方式读取转换后的结果.由MCU产生采集控制时序将占用较多的系统软硬件资源.而在
基于DSP的调幅广播信号监测系统的设计 引言 随着通信与广播电视业务的发展.无线电频谱迅速.大量的被占用.频道拥挤和相互间干扰日趋严重.为了能有效地利用无线电频谱.减少相互间的干扰.信号监测业务随之成为必要.调幅广播信号监测系统是用于实时
Xilinx交叉编译链的安装步骤和验证 需要说明的是: xilinx-arm-linux交叉编译链最后一个版本就是2011版本.之后的xilinx不再单独提供交叉编译链了.如果需要最新的.请安装SDK开发软件.之后再安装目录中查找.或者source setting.sh激活即可使用.一
浅析非对称双核MCU基础知识及核间通信 本文从对比两颗分立MCU与单芯片双核MCU开始(以LPC4350为例).展开介绍了非对称双核MCU的基础知识与重要特点.接下来.重点介绍了核间通信的概念与几种实现方式.尤其是基于消息池的控制/状态通信.然后.对内核互
Atmel使用新型Cortex-M7微处理器集中优化车载连网性能 不具备以太网接口的大型SoC通常启动时间较慢.功耗较大--现在这一切将成为历史. Atmel是2014年10月发布的ARM Cortex-M7处理器的主要合作伙伴.目前已推出三款新型基于M7的微处理器.均配有独一无二的存储器体系
基于低成本FPGA的CPRI IP核实现 无线TEM(电信设备制造商)正受到布署基站架构的压力.这就是用更小体积.更低功耗.更低制造成本来建立.部署和运营.达到此目的的关键策略是从基站中分离出RF接收器和功率放大器.用它们来直接驱动各自的天线.这
关于FPGA时序以及时序收敛的基本概念详解 1. FPGA时序的基本概念FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备.我们的设计需要和其他的devices进行数据的交互.其他的devices可能是FPGA外部的芯片.可能是FPGA内部的硬核.对于FPGA desi