verilog-EDA365

研发资源 > 标签 > verilog

|相关技术

查看更多 >>

关于verilog的学习经验简单分享

发布时间：2024-09-24

我学verilog语言进行FPGA设计也就半年时间.很多的东西就是在网上学到的.现在想说说自己对使用verilog进行FPGA设计的一些体会.我水平不高.主要是为新手朋友们介绍自己的一点经验少走点弯路. 1.verilog语言 ...<全部>

可编程逻辑

|

verilog

165

关于Verilog语言标准层次问题

发布时间：2024-08-26

虽然这是一个浮躁的社会.充满着一夜暴富的神话.但是学习技术真的很少存在所谓的捷径.这么说吧.至少贫僧还没有那个本事.完成[三周精通某某某"的本领.如果有听众还要速成.某家不得不说您老这票错了.小本经营. ...<全部>

嵌入式开发

|

176

基于Verilog的UART串行通信接口电路设计

发布时间：2020-07-10

UART(UniversalAnynchrONousReceiverTransmitter.通用异步接收发送器)是广泛应用的串行数据传输协议之一.其应用范围遍及计算机外设.工控自动化等场合.虽然USB传输协议比UART协议有更高的性能.但电路复杂开发 ...<全部>

其他资讯

|

106

采用Verilog的数字跑表设计

发布时间：2020-06-17

本节通过Verilog HDL语言编写一个具有[百分秒.秒.分"计时功能的数字跑表.可以实现一个小时以内精确至百分之一秒的计时. 数字跑表的显示可以通过编写数码管显示程序来实现.本实例只给出数字跑表的实现过程. ...<全部>

技术百科

|

97

16位微控制器的设计与实现

发布时间：2020-06-16

随着信息技术的发展.网络通信.信息安全和信息家电产品的普及.嵌入式MCU正是所有这些信息产品中必不可少的部件.目前国内一些科研院校和半导体公司都在致力于研发自主设计的嵌入式微控制器.这对我国的半导体产业 ...<全部>

技术百科

|

110

Verilog HDL阻塞属性探究及其应用

发布时间：2020-06-12

Verilog HDL中.有两种过程赋值方式.即阻塞赋值(blocking)和非阻塞赋值(nonblocking).阻塞赋值执行时.RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成.计算完毕.立即更新.在执行 ...<全部>

技术百科

|

30

异步与同步清零Verilog hdl表达程序

发布时间：2020-06-10

带异步清0.异步置1 的D 触发器module DFF1(q,qn,d,clk,set,reset);input d,clk,set,reset;output q,qn;reg q,qn;always @(posedge clk or negedge set or negedge reset)beginif (!reset) beginq ...<全部>

技术百科

|

21

三维图像信息处理FPGA+DSP核心架构的设计与实现

发布时间：2020-06-09

三维图像信息处理一直是图像视频处理领域的热点和难点.目前国内外成熟的三维信息处理系统不多.已有的系统主要依赖高性能通用PC完成图像采集.预处理.重建.构型等囊括底层和高层的处理工作.三维图像处理数据量特 ...<全部>

技术百科

|

DSP
verilog

179

verilog PS2键盘解码程序

发布时间：2020-06-09

之前探讨过PS/2键盘编解码以及数据传输协议.这次自己动手实现了利用FPGA接收键盘编码.然后通过串口传输到PC.做的比较简单.只是通过FPGA把大写字母A-Z转换成相应的ASCII码.只要字母按键被按下.就能在串口调试助 ...<全部>

技术百科

|

39

夏宇闻老师谈FPGA工程师的入门学习

发布时间：2020-06-08

1. 必须清楚自己究竟适合不适合做工程师.看看自己的性格特点.是不是特别安静.又耐得住寂寞.因为FPGA工程师是一个辛苦的工作.不但要通过不断学习研究提升自己的设计水平.还要经常性的熬夜加班敲写代码.如果没 ...<全部>

技术百科

|

15

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

高质量Verilog代码有什么特点

ST-BUS总线接口模块的Verilog HDL设计

关于Verilog语言标准层次问题

16位微控制器的设计与实现

Verilog的两个误区