verilog-EDA365

研发资源 > 标签 > verilog

基于至简设计法实现的PWM调制verilog

一.功能描述脉冲宽度调制(pulsewidthmodelation)简称PWM.利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术.广泛应用在从测量.通信到功率控制与变换的许多领域中脉冲宽度调制是利用微处理器的数...

嵌入式开发

|

PWM
verilog

发布时间：2025-01-21

基于FPGA的串行接口SPI的设计与实现

引言SPI(串行外围接口)总线.是一个同步串行接口的数据总线.它具有全双工.信号线少.协议简单.传输速度快等优点.由于串行总线的信号线比并行总线更少.更简单.越来越多的系统放弃使用并行总线而采用串行总线...

嵌入式开发

|

发布时间：2024-12-24

Verilog HDL和VHDL的比较

这两种语言都是用于数字电子系统设计的硬件描述语言.而且都已经是 IEEE 的标准. VHDL 1987 年成为标准.而 Verilog 是 1995 年才成为标准的.这个是因为 VHDL是美国军方组织开发的.而Verilog是一个公司的私有财产...

嵌入式开发

|

发布时间：2024-12-20

Verilog串口通讯设计

1 串口通信基本特点随着多微机系统的应用和微机网络的发展.通信功能越来越显得重要.串行通信是在一根传输线上一位一位地传送信息.这根线既作数据线又作联络线.串行通信作为一种主要的通信方...

嵌入式开发

|

发布时间：2024-12-20

Verilog语言要素

Verilog HDL 中的标识符 (identifier) 可以是任意一组字母.数字. $ 符号和 _( 下划线 ) 符号的组合.但标识符的第一个字符必须是字母或者下划线.另外.标识符是区分大小写的.以下是标识符的几个例子: CountCOUN...

嵌入式开发

|

发布时间：2024-12-20

Verilog HDL 设计模拟

Verilog|3">VerilogHDL 不仅提供描述设计的能力.而且提供对激励.控制.存储响应和设计验证的建模能力.激励和控制可用初始化语句产生.验证运行过程中的响应可以作为 [ 变化时保存 " 或作为选通的数据存储.最后....

嵌入式开发

|

发布时间：2024-12-19

Verilog数据类型

Verilog HDL 有两大类数据类型.1) 线网类型. net type 表示 Verilog 结构化元件间的物理连线.它的值由驱动元件的值决定.例如连续赋值或门的输出.如果没有驱动元件连接到线网.线网的缺省值为 z . 2) 寄存器类...

嵌入式开发

|

verilog

发布时间：2024-12-17

Verilog HDL简明教程(2)

第二章HDL指南模块模块是Verilog 的基本描述单位.用于描述某个设计的功能或结构及其与其他模块通信的外部端口.一个设计的结构可使用开关级原语.门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值...

嵌入式开发

|

verilog
HDL

发布时间：2024-11-29

一个合格FPGA 工程师的基本要求

一个合格的FPGA工程师需要掌握哪些知识?这里根据自己的一些心得总结一下.其他朋友可以补充啊.1.Verilog语言及其于硬件电路之间的关系.2.器件结构(最好熟练掌握Spartan3.VerTIx4系列的器件结构.及其资源于Veri...

嵌入式开发

|

FPGA
verilog

发布时间：2024-11-27

关于verilog的学习经验简单分享

我学verilog语言进行FPGA设计也就半年时间.很多的东西就是在网上学到的.现在想说说自己对使用verilog进行FPGA设计的一些体会.我水平不高.主要是为新手朋友们介绍自己的一点经验少走点弯路. 1.verilog语言 ...

可编程逻辑

|

verilog

发布时间：2024-09-24

1 2 3 4 下一页尾页

《全球精品发布会》首期圆满落幕，库觅燃爆全场！

《全球精品发布会》首期圆满落幕，库觅燃爆全场！

|相关标签

|热门文章

16位微控制器的设计与实现

基于FPGA的数字闭环光纤陀螺仪模拟表头设计

关于verilog的学习经验简单分享

CAN总线各个功能模块的设计

FPGA开发与学习连载4