APP下载
登录
偏置REFIN引脚AVDD / 2，使用AC耦合。使用耦合电容值取决于输入频率。在输入频率的等效阻抗应大于10Ω少。鉴于REFIN引脚的直流输入阻抗100kΩ之间，低于0.1%的信号丢失。ADF4007的电荷泵输出驱动器环路滤波器。在计算环路滤波器的元件值，需要考虑的项目数。在这个例子中，环路滤波器的设计，以便为整个系统的相位裕度为45 °。
使用高频分频器ADF4007 PLL合成器，可以设计各种通信应用。它可以操作的RF侧的7.5 GHz和120兆赫在PFD。它包括一个低噪声数字PFD(相位频率检测器)，一个精密电荷泵和分频器预分频器。分频器预分频值由两个外部控制引脚可设置四个值之一(8，16，32，或64)。参考分频器是永久设置为2，允许外部REFIN频率为240兆赫。
一个完整的PLL(锁相环)，如果使用合成器与外部环路滤波器和一个VCO(压控振荡器)，可以实现这个本地振荡器电子项目使用HMC358MS8G的VCO与Hittite Microwave公司的 ADF4007产生固定频率的本地振荡器(LO)，这可能是用于卫星或有线电视应用。在这种情况下，所需的LO为6.7 GHz的参考输入信号是应用在FREFIN电路，在这种情况下，在50Ω终止 。
偏置REFIN引脚AVDD / 2，使用AC耦合。使用耦合电容值取决于输入频率。在输入频率的等效阻抗应大于10Ω少。鉴于REFIN引脚的直流输入阻抗100kΩ之间，低于0.1%的信号丢失。ADF4007的电荷泵输出驱动器环路滤波器。在计算环路滤波器的元件值，需要考虑的项目数。在这个例子中，环路滤波器的设计，以便为整个系统的相位裕度为45 °。
其他PLL系统规格如下：KD = 5 mA的KV = 100兆赫/ V的回路带宽= 300千赫FPFD = 106兆赫? = 64。本地振荡器电路给出了一个典型-100 dBc / Hz的相位噪声在偏离载波10kHz的性能。
热门文章
