新型数字电容隔离器提升了高性能标准-EDA365

尽管数字隔离器已经代替了模拟隔离器，从而简化了隔离接口的设计，但广大设计人员现在面临的挑战是日益增长的高系统性能需求。这里所说的高性能不仅仅指高数据速率和/或低功耗，而且还指高可靠性。一方面，在恶劣的工业环境中通过稳健的数据传输来满足这一需求。另一方面，特别是对隔离器而言，通过长使用寿命来解决这个问题。最近在芯片设计和制造方面的技术进步已经成就了第二代数字电容隔离器，其高性能给低功耗和高可靠性定义了新的标准。

功能原理

图1显示了一款数字电容隔离器 (DCI) 的内部结构图。该隔离器输入分为两个差分信号路径：一条为高数据速率通道(称作 AC-通道)，另一条为低数据速率通道(称作 DC-通道)。AC-通道传输介于 100 kbps 和 100 Mbps 之间的信号，而DC-通道则涵盖了从 100 kbps 到 DC 的范围。

高速信号由 AC 通道来处理，信号在通道中首先从单端模式转换为差分模式，然后被隔离层的电容-电阻网络差分为许多瞬态。后面的比较器再将这些瞬态转换为差分脉冲，从而设置和重置一个“或非”门触发器。相当于原始输入信号的触发器输出馈至判定逻辑 (DCL) 和输出多路复用器。DCL 包括一个看门狗定时器，该定时器用于测量信号转换之间的持续时间。如果两个连续转换之间的持续时间超出定时窗口(如低频信号的情况下)，则 DCL 则指示输出多路复用器从 AC-通道切换到 DC-通道。

由于低频信号要求大容量电容器，而这种电容器使片上集成变得很困难，因此DC-通道的输入要有脉宽调制器 (PWM)。该调制器利用一个内部振荡器 (OSC) 的高频载波对低频输入信号进行调制。在 AC-通道中对调制后信号的处理过程与高频信号相同。然而，在向输出多路复用器提交该信号以前，需通过一个最终低通滤波器 (LPF) 滤除高频 PWM 载波，以恢复原始、低频输入信号。

相比其他隔离器技术，电容隔离器的一个主要优点是其 DC-通道在上电和信号丢失 (LOS) 事件期间隔离器输出端拥有正确的输入极性。缺少这些特性的其他隔离器技术通常会在上电期间出现输出突波，或者在信号丢失以前一直保持在最后一个输入极性。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

新型数字电容隔离器提升了高性能标准

相关推荐