随着电力行业的不断发展，目前国内使用的继电保护测试仪种类繁多，但是由于继电保护测试仪自身的性能直接影响着对继电保护装置的评价，因此测试仪的工作性能和稳定性尤为重要。虽然DL／T624-1997《继电保护微机型试验装置技术条件》对继电保护试验装置提出了明确的要求，规定了定期检验周期和检验项目，但因为没有相关的检测规程或规范，也没有现成的检测装置，这为继电保护测试仪的验收和周检带来了一定的困难。因此，需要这样一种数据采集装置来精确采集继电保护测试仪的各项数据，以便上位机对数据进行分析，从而对继电保护测试仪进行检定。

1 系统方案设计

本文设计的数据采集装置专门用于继电保护测试仪器各项数据的采集。设计选用DSP作为数据采集装置的核心控制器。系统硬件总体结构如图1所示。系统由电压、电流采样电路，信号放大，低通滤波，同步信号的获取与识别，直流取样，模／数转换电路以及通讯模块电路等组成。

本方案中，数据选择器选用AD公司生产的AD7502芯片。AD7502芯片为双四选一数据选择器，因此需要两片A／D转换器进行循环采样。模／数转换芯片选用的是TI公司推出的16位并行高速转换器ADS8515。主控制芯片选用TI 公司的数字信号处理器TMS320F2812。TMS320F2812是32位定点高速数字处理器，最高工作频率150 MHz，该芯片采用改进的哈佛结构，片内有六条独立并行的数据和地址总线，极大地提高了系统的数据吞吐能力，32位的累加器、16位的硬件乘法器和输入、输出数据移位寄存器相结合，能快速地完成复杂的数值运算。因此TMS320F2812的计算速度非常高，可以满足系统的在线实时性要求。

在与上位机通讯时，综合各种因素，本方案选用USB总线技术实现。USB接口芯片选用Philips公司的ISP1581。ISP1581是Philips 公司推出的一款高性价比的USB 2.0接口芯片，它完全遵循USB 2.0规范，支持7个IN端点，7个OUT端点和一个固定控制IN／OUT端点。ISP1581支持USB 2.0的自检工作模式和USB 1.1的返回工作模式，可以在高速或全速条件下正常运行。ISP1581内部集成有串行接口引擎(SIE)、PIE、8 KB的FIFO存储器、数据收发器、PLL的12 MHz晶体振荡器和3.3 V的电压调整器。ISP1581与外部微控制器的通信主要通过一个高速通用并行接口来实现。它与微控制器的连接有两种模式：断开总线模式和通用处理器工作模式。在断开总线模式下，AD[7：0]为多路复用的8位地址／数据总线，DATA[15：0]为单独的DMA数据总线；在通用处理器工作模式下，AD[7：0]为单独的8位地址线，DATA[15：0]为16位控制器数据总线。此时，DMA将多路复用到DATA[15：0]控制器的数据总线上。本装置在硬件设计中将电路设计成通用处理器模式。

2 系统硬件设计

2.1 电压、电流采样电路设计

本系统采集三相电压、三相电流以及中性线的两路电压和电流信号。电压和电流的采样电路类似，电压采用电压互感器，电流采用电流互感器，通过运放 OPA2277组成电压和电流采样电路。电压采集电路如图2所示。图2中，T1为电压互感器。电压互感器出来的信号通过OPA2277处理后送入数据选择器AD7502的S1输入引脚。其他7路电压和电流信号分别送入AD7502的另外7个输入引脚。

2.2程控滤波电路设计

系统中选用数据选择器AD7502作为四路电压和四路电流信号的模拟开关。滤波电路选用OPA2277来实现，电路原理图如图3所示。其中，AD7502的A0，A1接DSP通用I／O口的 GPIOB4，GPIOB5口，EN引脚接高电平。GPIOB4，GPIOB5输出不同值来控制AD7502不同通道的接通，从而将8路信号依次送人两片 A／D转换器。

2.3 A／D转换电路与DSP接口电路的设计

A／D转换器是模／数转换电路中的核心器件，在整个测量系统中占有重要地位。如果模／数转换器的位数低时，将引起较大的测量误差，本装置选用德州仪器(TI)公司的A／D 芯片ADS8515作模／数转换器。ADS8515是采样率为250 KSPS的16位并行A／D转换器，输入电压范围能达到±10 V。ADS8515属于逐次逼近寄存器型(简称SAR型)A／D转换器，这种结构的转换器通过输入的模拟信号与比较器逐次比较来输出数字信号，是目前应用最多的转换器类型。SAR型A／D转换器的功耗比较低，体积比较小，而且A／D内部通常具有采样保持器，它可以维持采样电压直到转换结束，且其转换速率很快。ADS8515和DSP的接口电路

由于TMS320F2812的I／O电压是3.3 V电平，而ADC则是5 V电平，因此需要电平转换芯片74LVC245来实现隔离功能。ADS8515的控制是通过对片选信号CS、启动信号R／C以及对状态信号BUSY的查询来实现的。BUSY，CS，R／C，分别接DSP的中断信号引脚XINT1和通用I／O接口GPIOB0，GPIOB1。为了保证双DSP的同步采样，防止数据输出时两DSP数据的串扰，采用将另一个DSP的片选信号CS和启动信号R／C分别接DSP的通用I／O接口GPIOB2和GPIOB3的方法。这样可以保证双DSP同步采样，并依次读取两个A／D中的数据。