设计与实现

逻辑时序关系

图1是操作系统以及应用程序都由单CPU运行的逻辑时序图。由时序图可以看出，在单CPU运行RTOS以及应用程序条件下，CPU不断地在RTOS内核以及应用程序之间切换。即使在没有外部中断的情况下，CPU的运行都将在确定的时刻执行任务调度程序(由系统时钟触发)，例如t2、t4、t6等时刻。每次的任务调度都至少执行以下四步操作：（1）当前任务上下文内容的保存；（2） 操作系统内核态的恢复；（3） 操作系统内核态信息保存；（4）新任务上下文内容恢复。即便调度前后，例如t1与t3时刻，CPU执行相同的任务，也同样要执行上述的四步操作。很明显，这样的操作浪费了大量的CPU处理时间，执行了大量的无谓的内容保存工作。

Ti为第i个任务运行时间； CS+OS为任务上下文转换时间以及RTOS所占用时间；INT中断服务程序时间；C ST 为当前任务上下文内容保存时间； CR RTOS 为操作系统上下文恢复时间；RTOS为操作系统运行内核程序以及调度时间； CS RTOS 操作系统上下文保存时间； CR T 调度后新任务上下文恢复时间。

图2为协处理器运行调度程序，而应用程序由主CPU运行，这样调度程序和应用程序在时间上为并行执行。当主CPU需要进行任务调度时，将会引发中断，通知协处理器。在完成中断处理以及任务上下文保存与恢复之后，主CPU 继续执行新的任务，这样去除了RTOS进出内核态的上下文保存时间，无疑可以提升RTOS的整体性能。

设计实现

在上文中，已经提到，将RTOS的调度以三种方式进行实现，分别为纯软件实现、协处理器实现以及纯硬件实现。

为了实现这三种调度方法，采用了Xilinx公司的Virtex-II Pro系列的 XC2VP30 芯片，软件平台为EDK（embeded development kit）功能以及时序仿真采用Modelsim软件。CPU采用EDK提供的MicroBlaze处理器模型，并集成64K的SRAM以及1M的FLASH建立一个最小的核心系统，作为该调度算法的核心硬件平台。MicroBlaze为32位的哈佛结构的处理器，采用RISC指令集，为便于计算，设置其工作频率为50MHz。

1.软件调度模型实现

软件调度模型系统由以下几部分组成：1）MicroBlaze处理器；2）RAM存储区；3）片上总线；4）中断以及时间控制模块；5）监控模块；6）UART接口。MicroBlaze处理器用于运行RTOS以及应用程序。应用程序的执行具有周期性的特点，而外部的中断则将打断这种周期性具有突发性的特点。MicroBlaze需实时处理两种不同类型的事件，这与实际应用情况相符合。监控模块是在EDK中一个特定模型的实现，用于监控外部单元与主CPU的通信过程（以中断方式或者轮询方式）。监控模块具有两个特定功能，获取当前系统时间以及向CPU发送中断信号。最后，将实测的调度时间数据通过UART接口发送至上位机，进行分析处理，以验证模型的性能。

2.协处理器调度模型实现

协处理器调度模型在软件调度模型基础上增加协处理器模块。该模型中，将RTOS的任务调度模块从主CPU中分离出来，并将该部分代码完全运行于协处理器中。协处理器需要完成任务状态以及任务堆栈管理，并通过DMA方式与主内存之间通信，实现同主CPU中任务各种状态以及信息的同步。

在协处理器调度模式下，当系统时钟产生中断时，不需要进行任务调度的工作，只有当主CPU需要进行任务调度时，通知协处理器等待挂起的任务号以及其上下文内容，协处理器将该任务完整保存之后，将处于最高优先级的就绪态任务及其上下文内容送入主CPU，完成任务调度。

由协处理器模式下调度的整个流程可以看出，任务的调度完全由主CPU发起，任务的调度只是发生在需要调度的时刻，同时由于协处理器参与了调度的工作，主CPU不需要进入内核态来实现任务调度，这极大的提高了主CPU的有效工作效率。